Základy číslicovej techniky. 1. Veličiny časový priebeh. 1. Veličiny časový priebeh Ing. Jozef Klus. Veličiny analógové - spojité

Size: px
Start display at page:

Download "Základy číslicovej techniky. 1. Veličiny časový priebeh. 1. Veličiny časový priebeh Ing. Jozef Klus. Veličiny analógové - spojité"

Transcription

1 Základy číslicovej techniky Ing. Jozef Klus 1. Veličiny časový priebeh Veličiny analógové - spojité veľkosť sa v čase mení neprerušovane a v každom čase prináleží veličine určitá hodnota napr. striedavé sínusové U 1. Veličiny časový priebeh Veličiny digitálne číslicové menia sa nespojite nadobúdajú len určité hodnoty (konečný počet) napr. ideálny priebeh U obdĺžnikového tvaru 1

2 2. Číselné sústavy Desiatková sústava používaná v bežnom živote používa sa 10 symbolov čísla 0,1,2,3,4,5,6,7,8,9 a mocniny čísla 10 je to pozičná číselná sústava hodnota číslice je závislá od pozície v čísle váha číslic rastie sprava doľava napr. číslo 459 sa môže zapísať aj ako 459 = 4x x x10 0 mocniteľ pri základe 10 udáva rád čísla rád jednotky, rád desiatky, rád stovky pri sčítaní 9+1 je výsledok 0 a prenos 1 do vyššieho radu, čiže 9+1 = Číselné sústavy Dvojková (binárna) sústava používaná vo výpočtovej a riadiacej technike používajú sa 2 symboly číslice 0, 1 a mocniny čísla 2 platia rovnaké pravidlá ako pri desiatkovej sústave 0+1=1 1+1=0 + prenos 1 do vyššieho rádu čiže 1+1=10 (číta sa jedna nula a nie desať ) napr. číslo sa môže zapísať aj ako 11010=1x x x x x Číselné sústavy Šestnástková (hexadecimálna) sústava používaná vo výpočtovej a riadiacej technike používa sa 16 symbolov číslice 0 až 9 a písmena A,B,C,D,E,F (nahrádzajú čísla 10 až 15) rád čísla je vyjadrená mocninou čísla 16 napríklad zápis čísla 52 v desiatkovej sústave: 52= v šestnástkovej sústave: 34= v dvojkovej sústave: =

3 2. Číselné sústavy Označovanie čísel v číselných sústavách aby nedošlo k zámene medzi číselnými sústavami, odlišujú sa dolným indexom číslicou, alebo písmenom dvojková sústava: alebo 1011 B desiatková sústava: alebo 1290 D šestnástková sústava: 10F5 16 alebo 10F5 H 2. Číselné sústavy Prevody čísel medzi číselnými sústavami 2-kové na 10-kové číslo = = kové na 2-kové metóda postupného delenia číslom 2 26 : 2 = 13 : 2 = 6 : 2 = 3 : 2 = 1 : 2 = výsledok je smer čítania výsledku 16-kové na 2-kové a späť 3. Dôležité pojmy v číslicovej technike Bit - základná jednotka dvojkovej informácie 2 stavy 1 a 0, true a false (aj T a F), pravda a nepravda označovaný malým písmenom b Word (Slovo) zobrazenie viac stavov ako dva (bit) radenie viacerých bitov vedľa seba pre zobrazenie viacerých stavov (2 bity 4 stavy; 3 bity 8 stavov; 4 bity 16 stavov) => počet znázornených stavov = 2 n (kde n je počet bitov v slove) 3

4 3. Dôležité pojmy v číslicovej technike Byte (bajt) reťazec s pevným počtom bitov byte je 8 bitov max. počet znázornených stavov N = 2 8 = 256 max. hodnota desiatkového čísla C = N-1 = 255 (musí byť zobrazená aj hodnota 0) označuje sa veľkým písmenom B násobky a používané predpony podľa novej normy je kilo = 1000 a Kibi = Dôležité pojmy v číslicovej technike Kódy metóda prevodu desiatkového čísla na dvojkové 1. Čistý prevod ako už bolo popísané 2. Kód BCD dvojkovo kódované desiatkové zobrazenie každé desiatkové číslo je rozdelené na jednotlivé číslice, ktoré sú zapísaná pomocou dvojkového čísla (4 bity), ktoré ho reprezentujú napr. číslo 792 je v kóde BCD: 0111(7) 1001(9) 0010(2) 3. Kód ASCII 7-bitový umožňuje znázorniť celkom 128 rôznych stavov alebo znakov Pomocou tohto kódu sa zobrazujú alfanumerické znaky, riadiace kódy,.. 4. UTF-8, UNICODE,... ASCII tabuľka 4

5 Kód 8421 (BCD Binary Coded Decimal) desiatkové čísla sú vyjadrené samostatne ako číslo v dvojkovej sústave použité sú 4 bity číslice v názve kódu predstavuje dvojkový rád kódovaného čísla Kód plus 3 ako BCD, ale k číslo je pripočítané číslo 3 existuje mnoho podobných kódov odstraňuje nevýhodu BCD pri čísle 0, keď všetky bity sú nulové (0000) vždy je tam aspoň jedna 1 pri každom čísle Grayov kód každá dekadická číslica je vyjadrená pomocou 4 bitov zobrazenie susedných desiat. číslic sa líši len v jednom dvojkovom ráde 5

6 Kód K z N napr. 2 z 5 pomocou 5 bitov sa vyjadrí dekadické číslo zmenou 2 bitov Kód 1 z 10 používaný napr. v digitrónoch Kód pre 7-segmentové zobrazovače zobrazenie desiatkového čísla pomocou 7 segmentov napr. LCD displeja 6

7 Bezpečnostné kódy používajú sa na prenos informácie podľa počtu vyslaných jednotiek sa kontroluje prijatá informácia ak došlo počas prenosu k zmene, zastaví sa prenos a opakuje sa poškodená časť vyslanej správy ak je chyba opravená, vo vysielaní sa pokračuje používajú sa napr. paritné kódy Paritný kód počíta sa počet jednotiek ak je párny alebo nepárny pripojí sa ešte paritný bit, ktorý túto informáciu prenesie k príjemcovi a ten si ju kontroluje 4. Spôsoby prenosu informácii Sériový prenos (asynchrónny alebo sekvenčný) jednotlivé bity sa prenášajú postupne výhody je potrebná len jedna prenosová cesta, systém je jednoduchý a ekonomický nevýhody - pomalý 7

8 4. Spôsoby prenosu informácii Paralelný prenos (synchrónny) súčasne sa prenášajú celé 8-bitové slová výhody rýchly prenos nevýhody zložitý systém 5. Dvojstavová (Boolová) algebra význam matematických operácii je iný ako v klasickej algébre základ tvoria logické premenné, ktoré nadobúdajú hodnoty: pravda 1 H (true) logická 1 nepravda 0 L (false) logická 0 premenné sú vstupné a výstupné vstupné sú viazané určitým vzťahom (AND,OR) výstupné sú výsledkom tohto vzťahu 5. Dvojstavová (Boolová) algebra Logický súčin AND A B X A. B = X operátor a (AND) výsledok X bude 1 len a len ak A aj B sú 1 napr. sériové spojenie 2 vypínačov, zdroja a žiarovky žiarovka svieti ak sú obidva vypínače zopnuté

9 5. Dvojstavová (Boolová) algebra Logický súčet OR A + B = X operátor alebo (OR) výsledok X bude 1 ak A alebo B sú 1 napr. paralelné spojenie 2 vypínačov, zdroja a žiarovky žiarovka svieti ak je aspoň jeden vypínač zopnutý A B X Dvojstavová (Boolová) algebra Logická negácia NOT operátor nie (NOT) logická negácia má 1 vstupnú premennú a jednu výstupnú ak je vstupná premenná 1 výstupná bude 0 a naopak A NOT A Dvojstavová (Boolová) algebra Negované logické funkcie sú to základné logické funkcie AND, OR a NOT, ktorých výstupná premenná je negovaná označujeme ich: negovaný log. súčin NAND negovaný log. súčet NOR negovaná log. negácia má rovnaký výsledok ako vstup 9

10 5. Dvojstavová (Boolová) algebra Boolova algebra je algebraická štruktúra, ktorá modeluje vlastnosti množinových a logických operácií. Boolova algebra je šestica (A,,,, 0, 1), kde A je neprázdna množina, 0 A je najmenší, 1 A najväčší prvok, je unárna operácia (komplement) a, sú binárne operácie (priesečník, spojenie) na A, spĺňajúce nasledujúce axiómy. 5. Dvojstavová (Boolová) algebra Pre Boolovu algebru A a každé x, y, z A platí: asociativita: (x y) z = x (y z), (x y) z = x (y z) absorpcia: x (x y) = x, x (x y) = x agresivita nuly: x 0 = 0 agresivita jedničky: x 1 = 1 idempotencia: x x = x, x x = x absorpcia negácie: x ( x y) = x y, x ( x y) = x y dvojitá negácia: ( x) = x De Morganove zákony: x y = (x y), x y = (x y) 0 a 1 sú vzájomne komplementárne: 0 = 1, 1 = 0 6. Druhy logických obvodov Základné obvody obvody ktoré plnia základné logické funkcie hradlá AND, OR, NOT, NAND, NOR majú 1 alebo viac vstupov a 1 výstup Kombinačné obvody sú tvorené kombináciou 2 alebo viacerých zákl. obvodov majú 1 alebo viac vstupov a 1 alebo viac výstupov patria sem kódery, dekódery, multiplexory, demultiplexory Pamäťové obvody umožňujú uchovávať dáta patria sem klopné obvody Sekvenčné obvody tieto obvody sú tvorené prepojením kombinačných a pamäťových obvodov patria sem čítače, posuvné registry, časovače 10

11 7. Základné logické obvody Hradlo AND plní funkciu log. súčinu časový diagram určuje časovú postupnosť vstupov a výstupov značka 7. Základné logické obvody Hradlo OR plní funkciu log. súčtu čas. diagram značka 7. Základné logické obvody Invertor NOT log. negácia Hradlo NAND negovaný log. súčin Hradlo NOR negovaný log. súčet 11

12 7. Základné logické obvody Hradlo XOR exkluzívny log. súčet výstup je log. 1 vtedy a len vtedy, ak sa hodnoty vstupov líšia Úplný prehľad v tlačenej príprave 8. Praktické realizácie logických obvodov Realizácia logických obvodov spínače relé ako spínací prvok pomocou diód kombinácia diód a tranzistorov (DTL) pomocou bipolár. tranzistorov (TTL), alebo MOS 8. Praktické realizácie logických obvodov Logické úrovne napätia TTL logické obvody majú napájacie napätie +5 V log. 0 by malo zodpovedať 0 V a log. 1 napätie +5 V v skutočnosti je povolená tolerancia napätie 0-0,8 V úroveň 0 (L) napätie 0,8-2 V zakázané pásmo napätie 2-5 V úroveň 1 (H) 12

13 8. Praktické realizácie logických obvodov vyrábajú sa ako integrované obvody (IO) bipolárne IO TTL napätie 5V označovanie 74XX, 74XXX (ale aj 54 a 84) unipolárne IO MOS (CMOS, HMOS,...) napätie 2-15V označovanie 4XXX, 4XXXX (ale aj 8XXX a 9XXX) hybridné IO často zákazkové nie sú monolitické (na jednom čipe) IO sa spájkujú alebo vkladajú do objímky 9. Matematické operácie v dvojkovej sústave Operácie sčítania a odčítania v binárnej sústave >>> prechod na prezentáciu 10. Pamäťové logické obvody Najčastejšie realizované pomocou klopných obvodov stav výstupu týchto obvodov nezáleží len na okamžitom stave vstupov, ale aj na predchádz. stave obvodu obvod si svoj predchádzajúci stav pamätá logický stav obvodov je označovaný L (log. 0) a H (log. 1) 13

14 10. Pamäťové logické obvody Klopný obvod (KO) je el. obvod s niekoľkými stabilnými alebo nestabilnými stavmi, medzi ktorými sa dokáže prepínať preklápať. skladá sa z niekoľkých tranzistorov, logických hradiel, alebo iných aktívnych súčiastok. využitie ako generátory impulzov, oscilátory, statické pamäte, oneskorovače, časovače, čítače, deliče kmitočtu a pod. na KO sú založené sekvenčné digitálne obvody, tvoriace základ počítačov. 10. Pamäťové logické obvody Delenie KO podľa stavov: astabilný dva nestabilné stavy, žiaden stabilný multivibrátor, generátor impulzov monostabilný jeden stabilný a jeden nestabilný stav impulzom na vstupe sa na určitý čas preklopí do nestab. stavu, z ktorého sa po určitom čase preklopí späť použ. sa ako oneskorovací člen alebo časovač bistabilný dva stabilné stavy, žiaden nestabilný - môže sa nachádzať v jednom z dvoch stabilných stavov, vstupmi obvodu je možné ho medzi týmito stavmi ľubovoľne preklápať. 10. Pamäťové logické obvody Delenie KO podľa existencie synchronizácie: asynchrónne preklopia sa ihneď po zmene úrovne na niektorom riadiacom vstupe synchrónne preklopia sa len v súčinnosti so synchronizačným (hodinovým, taktovacím) vstupom, ktorý povoľuje reakciu obvodu na riadiace vstupy 14

15 10. Pamäťové logické obvody Delenie synchrónnych KO podľa typu synchronizácie úrovňou hodinového signálu nábežnou hranou hod. signálu zostupnou hranou hod. signálu Spôsoby značenia hodinového vstupu hradla podľa typu synchronizácie: 1. úrovňou, 2. nábežnouhranou, 3. úbežnou hranou 10.1 Klopný obvod RS najjednoduchší asynchr. bistabilný KO dva vstupy: R(Reset nulovanie) a S(Set nastavenie) uložená hodnota je na výstupe Q a neg. Q 10.1 Klopný obvod RS Základný stav oboch vstupov je log.0. V tomto režime si obvod pamätá naposledy nastavenú hodnotu. Privedením log.1 na vstup S sa obvod nastaví (Q = log.1) a vďaka vnútornej spätnej väzbe zostane nastavený aj po návrate vstupu S na log.0. Privedením log.1 na vstup R sa vynuluje (Q = log.0) a rovnako zostane vynulovaný aj po návrate R na log.0. Kombinácia R = S = log.1 sa nazýva zakázaný (alebo tiež nestabilný, hazardný) stav, pretože pri ňom nie je definované v akom stave zostane obvod po návrate R a S na log.0. 15

16 10.2 Klopný obvod RST synchrónny variant obvodu RS princíp zostáva zachovaný, avšak k preklopeniu obvodu dochádza len v závislosti od hodnoty signálu na hodinovom vstupe C (Clock hodiny) obvod RST je synchronizovaný úrovňou (hladinová synchron.) hodinového signálu stav je možné meniť po celú dobu trvania hodinového impulzu Klopný obvod RST 10.3 Klopný obvod D KO D (z angl. Delay zdržanie) je synchrónny bistabilný KO so vstupom D(Data) a hodinovým vstupom C(Clock) Obvod realizuje 1-bitovú pamäť Pri nábežnej hrane hodinového signálu sa momentálna hodnota vstupu D skopíruje do vnútorného stavu a na výstup, kde zostane zachovaná až do nasledovnej nábežnej hrany hodinového signálu Jednoduchý preklápací obvod D je možné zostaviť z obvodu RST tak, že na vstup S privedieme priamo hodnotu vstupu D a na vstup R jeho negovanú hodnotu. Obvod sa potom pri log.1 na vstupe D nastaví a naopak pri log.0 vynuluje. Preklápacie obvody D sa v praxi väčšinou vyrábajú so synchronizáciou nábežnou hranou hodinového signálu. Mávajú tiež často okrem vstupu D vyvedené aj vstupy R a S, umožňujúce nastavenie a nulovanie obvodu (synchrónne alebo asynchrónne). Preklápacie obvody D tvoria základ posuvných registrov. 16

17 10.3 Klopný obvod D 10.4 Klopný obvod JK KO JK je synchrónny bistabilný KO. Je rozšírením obvodu RST. Vstup J (= S) nastavuje log.1, K (= R) nastavuje log.0. Vstupná kombinácia R = S= 1 (pri obvode RS(T) je zakázaná) zneguje (preklopí, invertuje) uloženú hodnotu Klopný obvod T Je to bistabilný KO s jediným vstupom T. Ak je na vstupe T log.0, obvod zachováva predošlý stav. Po privedení log.1 na vstup T sa predošlý stav zneguje. Obvod T tvorí základ čítačov a deličiek kmitočtu. Po privedení pravouhlého signálu s frekvenciou f na vstup T dostaneme na jeho výstupe signál s frekvenciou f/2. 17

18 Pamäťové obvody, účel, rozdelenie Pamäť v informatike je súčasť počítača (alebo jeho periférie) alebo iného elektronického zariadenia, určená na ukladanie a čítanie informácií (digitálnych údajov). Pamäť je súčiastka, zariadenie alebo materiál, ktorý umožňuje uložiť obsah informácie (zápis do pamäte), uchovať ju na požadovanú dobu a znovu ju získať pre ďalšie použitie (čítanie pamäte). Pamäťové obvody, účel, rozdelenie Informácia je zvyčajne vyjadrená ako číselná hodnota používa sa binárna (dvojková) číselná sústava pre uchovanie informácie teda stačí signál (napr. elektrické napätie), ktorý má dva rozlíšiteľné stavy a nie je potrebné presne poznať veľkosť signálu. základnou jednotkou ukladanej informácie je jeden bit, jedna dvojková číslica - "logická nula" a "logická jednička Pamäťové obvody, účel, rozdelenie Logická hodnota bitu môže byť reprezentovaná rôznymi fyzikálnymi veličinami: prítomnosť alebo veľkosť elektrického náboja stav elektrického obvodu (otvorený tranzistor) smer alebo prítomnosť magnetického toku rôzna priepustnosť alebo odrazivosť svetla (CD- ROM) 18

19 Pamäťové obvody, účel, rozdelenie Pre správnu funkciu pamäti treba riešiť okrem vlastného princípu uchovanie informácie aj lokalizáciu uložených dát. Hovoríme o adrese pamäťového miesta, kde adresa je zvyčajne opäť vyjadrená číselne. Základné delenie pamätí z hľadiska spôsobu uloženia informácie: elektromechanické - dierne štítky, dierne pásky magnetické - feritové jadrá, mag. pásky, pevné disky, diskety magnetooptické - CD disky s mag. zápisom a optickým čítaním optické - CD disky s optickým zápisom a čítaním, holografické pamäte, dierne štítky elektrostatické - kapacitný záznam polovodičové - tranzistorové Pamäťové obvody, účel, rozdelenie V počítačoch môžeme nájsť niekoľko druhov pamätí. Medzi základné druhy počítačovej pamäte patria: registre procesora, operačná pamäť rýchla vyrovnávacia pamäť (=cache) externá pamäť, spravidla veľkokapacitná (disky,usb kľúče a iné pamäťové nosiče a pod.), pracovná pamäť jednotlivých komponentov (napr. vyrovnávacia pamäť (=buffer) sieťovej karty, grafickej karty, pevného disku a pod.). Delenie podľa prístupu k údajom: Pamäť s priamym prístupom Pamäť so sekvenčným prístupom (sú to napr. magnetické pásky, dierne štítky) Permanentná pamäť (ROM) Permanentná pamäť alebo ROM (Read-Only Memory) je len na čítanie zachovávajú údaje aj pri odpojení napájania používa sa na trvalé uchovanie údajov - údaje sa jednorázovo uložia a nedajú sa meniť (napr. pre uloženie BIOS-u v osobných počítačoch) Delenie interná (polovodičová): klasická ROM PROM (Programmable Read-Only Memory) EPROM (ErasableProgrammable Read-Only Memory) EEPROM (Electrically Erasable Programmable Read-Only Memory) Flash pamäť (USB kľúče, MP3 prehrávače) externá: CD-ROM, CD-R, CD-RW DVD-ROM,... 19

20 Pamäť s priamym prístupom (RAM) Pamäť s priamym prístupom RAM (Random Access Memory) pamäť s voľným (náhodným, ľubovoľným) prístupom čas zápisu do pamäte je rovnaký bez ohľadu na umiestnenie údaja v pamäti jej opakom je pamäť so sekvenčným prístupom (posuvné registre, dierne štítky, magnet. pásky) Pamäť s priamym prístupom (RAM) Dnes sa používa označenie RAM nepresne len ako synonymum pre operačnú pamäť alebo len pre RWM (Read-Write Memory = Pamäť pre čítanie a zápis). Pamäte tohto typu sú dnes výhradne polovodičové, kedysi sa používali pamäte napríklad feritové, pamäte na tenkých vrstvách či bubnové pamäte. Polovodičové RAM sú veľmi rýchle, ale sú drahšie ako iné typy. Používajú sa predovšetkým ako operačné pamäte počítačov. Slúžia na ukladanie údajov, ktoré počítač potrebuje na spracúvanie práve vykonávanej úlohy. Pamäť s priamym prístupom (RAM) Externá RAM Údaje, ktoré treba uchovať aj po vypnutí počítača sa ukladajú do externej pamäte počítača typu RAM - to je napr. disková mechanika, CD-ROM, disketa a. i., ktoré sú podstatne pomalšie ako polovodičová RAM, ale nezávislé na napájaní, lacnejšie a môžu mať podstatne vyššie kapacity. 20

21 Pamäť s priamym prístupom (RAM) Delenie podľa možnosti zápisu RWM (Read-Write Memory), v praxi sa zaužívala skratka RAM energeticky závislá RWM (RAM) [stráca obsah po odpojení elektrickej energie] SRAM (Static Random Access Memory) DRAM (Dynamic Random Access Memory) ROM (Read-Only Memory) [všetky sú NVRAM ]: interná (polovodičová): klasická ROM PROM (Programmable Read-Only Memory) EPROM (Erasable Programmable Read-Only Memory) EAROM EEPROM (Electrically Erasable Programmable Read-Only Memory) Flash pamäť externá: CD-ROM, CD-R, CD-RW, DVD-ROM, Blu-Ray pevný disk, disketa... Operácie sčítania a odčítania v binárnej sústave Inverzný a doplnkový kód Sčítanie troch binárnych jednobitových čísel a b c a+b+c /13 21

22 Sčítanie v desiatkovej sústave =??? Postup: Napíšeme si čísla pod seba a spočítavame číslice v jednotlivých rádoch = 12 číslicu dva napíšeme a jednotka prechádza do vyššieho rádu 4+2+1(z predch. súčtu) = = 13 číslicu tri napíšeme a jednotka prechádza do vyššieho rádu 0+0+1(z predch. súčtu) = 1 64/13 Sčítanie v binárnej sústave =??? Postup: Napíšeme si čísla pod seba, doplníme na rovnaký počet číslic a spočítavame číslice v jednotlivých rádoch = = = 10 číslicu nula napíšeme a jednotka prechádza do vyššieho rádu 1+0+1(z predch. súčtu) = 10 číslicu nula napíšeme a jednotka prechádza do vyššieho rádu 0+0+1(z predch. súčtu) 65/13 = 1 Odčítanie v binárnej sústave Odčítanie v binárnej sústave sa rieši pripočítaním záporného čísla =65+(-37) Kladné čísla sa v binárnej sústave vyjadrujú pomocou priameho kódu (to je ten, ktorý dostaneme pri prevádzaní čísel napr. z desiatkovej do dvojkovej sústavy) Záporné čísla sa v binárnej sústave vyjadrujú pomocou inverzného kódu doplnkového kódu 66/13 22

23 Inverzný kód Inverzný kód binárneho čísla sa vytvorí tak, že sa každá jedna číslica v binárnom čísle neguje (to znamená že z jednotiek budú nuly a z núl sa stanú jednotky) (-37) D =( ) B =(011010) IK 67/13 Doplnkový kód Doplnkový kód binárneho čísla sa vytvorí tak, že sa k inverznému kódu čísla pripočíta jednotka (-37) D =( ) B =(011010) IK (011011) DK 68/13 Odčítanie v inverznom kóde 1. Obe čísla si upravíme na rovnaký počet bitov (pripísaním núl zľava) 2. Číslo, so záporným znamienkom prevedieme do inverzného kódu 3. Spočítame obe čísla 4. Ak po spočítaní vznikne prenos tak ho pripočítame k nultému rádu 5. Ak je výsledok kladný (teda kladné číslo bolo väčšie ako záporné) tak je výsledok v priamom kóde 6. Ak je výsledok záporný (teda kladné číslo bolo menšie ako záporné) tak je výsledok v inverznom kóde 69/13 23

24 Odčítanie v doplnkovom kóde 1. Obe čísla si upravíme na rovnaký počet bitov (pripísaním núl zľava) 2. Číslo, so záporným znamienkom prevedieme do doplnkového kódu 3. Spočítame obe čísla 4. Ak po spočítaní vznikne prenos tak ho zanedbáme 5. Ak je výsledok kladný (teda kladné číslo bolo väčšie ako záporné) tak je výsledok v priamom kóde 6. Ak je výsledok záporný (teda kladné číslo bolo menšie ako záporné) tak je výsledok v doplnkovom kóde 70/13 Príklad odčítanie v IK 65-37=65+(-37)=??? (65) D =( ) B (-37) D =( ) B ( ) B =( ) IK Prenos pripočítame k nultému rádu 71/13 Príklad odčítanie v DK 65-37=65+(-37)=??? (65) D =( ) B (-37) D =( ) B ( ) B =( ) DK X Prenos zanedbáme 72/13 24

25 Príklad odčítanie v IK 37-65=37+(-65)=??? (37) D =( ) B (-65) D =( ) B ( ) B =( ) IK Výsledok je v inverznom kóde! 73/13 Príklad odčítanie v DK 37-65=37+(-65)=??? (37) D =( ) B (-65) D =( ) B ( ) B =( ) DK Výsledok je v doplnkovom kóde! 74/13 Nezabudnite si precvičiť všetky druhy príkladov. Veľa šťastia pri počítaní. Ďakujem za pozornosť. 75/13 25

Maticové algoritmy I maticová algebra operácie nad maticami súčin matíc

Maticové algoritmy I maticová algebra operácie nad maticami súčin matíc Maticové algoritmy I maticová algebra operácie nad maticami súčin matíc priesvitka Maurits Cornelis Escher (898-97) Ascending and Descending, 960, Lithograph priesvitka Matice V mnohých prípadoch dáta

More information

Modelovanie a simulácia logických systémov - proces návrhu íslicových systémov - CAD nástroje

Modelovanie a simulácia logických systémov - proces návrhu íslicových systémov - CAD nástroje 8 : Modelovanie a simulácia logických systémov - proces návrhu íslicových systémov - CAD nástroje Použitie MaS:. v procese návrhu a) špecifikácia správania sa overenie simuláciou b) modely funk ných prvkov

More information

Kapitola S5. Skrutkovica na rotačnej ploche

Kapitola S5. Skrutkovica na rotačnej ploche Kapitola S5 Skrutkovica na rotačnej ploche Nech je rotačná plocha určená osou rotácie o a meridiánom m. Skrutkový pohyb je pohyb zložený z rovnomerného rotačného pohybu okolo osi o a z rovnomerného translačného

More information

Teória grafov. RNDr. Milan Stacho, PhD.

Teória grafov. RNDr. Milan Stacho, PhD. Teória grafov RNDr. Milan Stacho, PhD. Literatúra Plesník: Grafové algoritmy, Veda Bratislava 1983 Sedláček: Úvod do teórie grafů, Academia Praha 1981 Bosák: Grafy a ich aplikácie, Alfa Bratislava 1980

More information

ENTROPIA. Claude Elwood Shannon ( ), USA A Mathematical Theory of Communication, 1948 LOGARITMUS

ENTROPIA. Claude Elwood Shannon ( ), USA A Mathematical Theory of Communication, 1948 LOGARITMUS LOGARITMUS ENTROPIA Claude Elwood Shao (96-00), USA A Mathematcal Theory of Commucato, 948 7. storoče Naer, Brggs, orovae číselých ostuostí: artmetcká ostuosť 3 0 3 4 5 6 geometrcká ostuosť /8 /4 / 4 8

More information

Dokonalé a spriatelené čísla

Dokonalé a spriatelené čísla Dokonalé a spriatelené čísla 1. kapitola. Niektoré poznatky z teorie čísel In: Tibor Šalát (author): Dokonalé a spriatelené čísla. (Slovak). Praha: Mladá fronta, 1969. pp. 5 17. Persistent URL: http://dml.cz/dmlcz/403668

More information

AEROLIGHT 4C programovateľný 4 kanálový modul pre osvetlenie lietadiel

AEROLIGHT 4C programovateľný 4 kanálový modul pre osvetlenie lietadiel AEROLIGHT 4C programovateľný 4 kanálový modul pre osvetlenie lietadiel Základné vlastnosti: 4 nezávisle napájané kanály: o 2 kanály (POS1 a POS2) pre pozičné svetlá spínané súčasne o 2 programovateľné

More information

Teoretická časť súbor otázok z elektroniky (30 bodov)

Teoretická časť súbor otázok z elektroniky (30 bodov) Číslo súťažiaceho: Čas odovzdania: Počet bodov teoretická časť: Počet bodov slovne zadaný problém: Teoretická časť súbor otázok z elektroniky (30 bodov) Súťažiaci vypracuje odpoveď na jednotlivé otázky.

More information

Ing. Tomasz Kanik. doc. RNDr. Štefan Peško, CSc.

Ing. Tomasz Kanik. doc. RNDr. Štefan Peško, CSc. Ing. Tomasz Kanik Školiteľ: doc. RNDr. Štefan Peško, CSc. Pracovisko: Študijný program: KMMOA, FRI, ŽU 9.2.9 Aplikovaná informatika 1 identifikácia problémovej skupiny pacientov, zlepšenie kvality rozhodovacích

More information

3.1 TEÓRIA FEI TU V KOŠICIACH P3 - KOMBINAČNÉ OBVODY LIST Č.1

3.1 TEÓRIA FEI TU V KOŠICIACH P3 - KOMBINAČNÉ OBVODY LIST Č.1 FEI TU V KOŠICIACH P3 - KOMBINAČNÉ OBVODY LIST Č.1 3 KOMBINAČNÉ OBVODY 3.1 TEÓRIA Kombinačné obvody sú logické obvody, ktorých výstup závisí len od kombinácie vstupov v danom časovom okamihu (obvody ktoré

More information

Lecture 25. Semiconductor Memories. Issues in Memory

Lecture 25. Semiconductor Memories. Issues in Memory Lecture 25 Semiconductor Memories Issues in Memory Memory Classification Memory Architectures TheMemoryCore Periphery 1 Semiconductor Memory Classification RWM NVRWM ROM Random Access Non-Random Access

More information

SUMMER 18 EXAMINATION Subject Name: Principles of Digital Techniques Model Answer Subject Code:

SUMMER 18 EXAMINATION Subject Name: Principles of Digital Techniques Model Answer Subject Code: Important Instructions to examiners: 1) The answers should be examined by key words and not as word-to-word as given in the model answer scheme. 2) The model answer and the answer written by candidate

More information

Obsah. 2 Určenie objemu valčeka Teoretický úvod Postup merania a spracovanie výsledkov... 10

Obsah. 2 Určenie objemu valčeka Teoretický úvod Postup merania a spracovanie výsledkov... 10 Obsah 1 Chyby merania 1 1.1 áhodné a systematické chyby.................... 1 1.2 Aritmetický priemer a stredná kvadratická chyba......... 1 1.3 Rozdelenie nameraných dát..................... 3 1.4 Limitné

More information

DIGITAL LOGIC CIRCUITS

DIGITAL LOGIC CIRCUITS DIGITAL LOGIC CIRCUITS Introduction Logic Gates Boolean Algebra Map Specification Combinational Circuits Flip-Flops Sequential Circuits Memory Components Integrated Circuits Digital Computers 2 LOGIC GATES

More information

Semiconductor Memory Classification

Semiconductor Memory Classification Semiconductor Memory Classification Read-Write Memory Non-Volatile Read-Write Memory Read-Only Memory Random Access Non-Random Access EPROM E 2 PROM Mask-Programmed Programmable (PROM) SRAM FIFO FLASH

More information

GMU, ECE 680 Physical VLSI Design 1

GMU, ECE 680 Physical VLSI Design 1 ECE680: Physical VLSI Design Chapter VIII Semiconductor Memory (chapter 12 in textbook) 1 Chapter Overview Memory Classification Memory Architectures The Memory Core Periphery Reliability Case Studies

More information

Digital Integrated Circuits A Design Perspective

Digital Integrated Circuits A Design Perspective Semiconductor Memories Adapted from Chapter 12 of Digital Integrated Circuits A Design Perspective Jan M. Rabaey et al. Copyright 2003 Prentice Hall/Pearson Outline Memory Classification Memory Architectures

More information

LOGIC CIRCUITS. Basic Experiment and Design of Electronics. Ho Kyung Kim, Ph.D.

LOGIC CIRCUITS. Basic Experiment and Design of Electronics. Ho Kyung Kim, Ph.D. Basic Experiment and Design of Electronics LOGIC CIRCUITS Ho Kyung Kim, Ph.D. hokyung@pusan.ac.kr School of Mechanical Engineering Pusan National University Digital IC packages TTL (transistor-transistor

More information

FUZZY-NEURO ALGORITMY MODELOVANIA NELINEÁRNYCH PROCESOV V DOPRAVE

FUZZY-NEURO ALGORITMY MODELOVANIA NELINEÁRNYCH PROCESOV V DOPRAVE Slovenská technická univerzita v Bratislave FAKULTA INFORMATIKY A INFORMAČNÝCH TECHNOLÓGIÍ FIIT-5212-35461 Jozef Macho FUZZY-NEURO ALGORITMY MODELOVANIA NELINEÁRNYCH PROCESOV V DOPRAVE Bakalárska práca

More information

Metódy vol nej optimalizácie

Metódy vol nej optimalizácie Matematické programovanie Metódy vol nej optimalizácie p. 1/35 Informácie o predmete Informácie o predmete p. 2/35 Informácie o predmete METÓDY VOL NEJ OPTIMALIZÁCIE Prednášajúca: M. Trnovská (M 267) Cvičiaci:

More information

LOGIC CIRCUITS. Basic Experiment and Design of Electronics

LOGIC CIRCUITS. Basic Experiment and Design of Electronics Basic Experiment and Design of Electronics LOGIC CIRCUITS Ho Kyung Kim, Ph.D. hokyung@pusan.ac.kr School of Mechanical Engineering Pusan National University Outline Combinational logic circuits Output

More information

ADM a logika. 4. prednáška. Výroková logika II, logický a sémantický dôsledok, teória a model, korektnosť a úplnosť

ADM a logika. 4. prednáška. Výroková logika II, logický a sémantický dôsledok, teória a model, korektnosť a úplnosť ADM a logika 4. prednáška Výroková logika II, logický a sémantický dôsledok, teória a model, korektnosť a úplnosť 1 Odvodzovanie formúl výrokovej logiky, logický dôsledok, syntaktický prístup Logický dôsledok

More information

VNORENÉ POČÍTAČOVÉ SYSTÉMY

VNORENÉ POČÍTAČOVÉ SYSTÉMY VNORENÉ POČÍTAČOVÉ SYSTÉMY NEODDELITEĽNÁ SÚČASŤ RIADENÝCH M+E ZARIADENÍ ŠIROKÁ OBLASŤ POUŽITIA ZÁSADNÉ ZJEDNODUŠENIE M+E KONŠTRUKCIE INTELIGENTNÉ ZARIADENIA (NOVÁ FUNKCIONALITA, AmI, IoT) INTELIGENTNÉ

More information

Chapter Overview. Memory Classification. Memory Architectures. The Memory Core. Periphery. Reliability. Memory

Chapter Overview. Memory Classification. Memory Architectures. The Memory Core. Periphery. Reliability. Memory SRAM Design Chapter Overview Classification Architectures The Core Periphery Reliability Semiconductor Classification RWM NVRWM ROM Random Access Non-Random Access EPROM E 2 PROM Mask-Programmed Programmable

More information

Semiconductor memories

Semiconductor memories Semiconductor memories Semiconductor Memories Data in Write Memory cell Read Data out Some design issues : How many cells? Function? Power consuption? Access type? How fast are read/write operations? Semiconductor

More information

CMOS Digital Integrated Circuits Lec 13 Semiconductor Memories

CMOS Digital Integrated Circuits Lec 13 Semiconductor Memories Lec 13 Semiconductor Memories 1 Semiconductor Memory Types Semiconductor Memories Read/Write (R/W) Memory or Random Access Memory (RAM) Read-Only Memory (ROM) Dynamic RAM (DRAM) Static RAM (SRAM) 1. Mask

More information

Matematická analýza II.

Matematická analýza II. V. Diferenciálny počet (prezentácia k prednáške MANb/10) doc. RNDr., PhD. 1 1 ondrej.hutnik@upjs.sk umv.science.upjs.sk/analyza Prednáška 8 6. marca 2018 It has apparently not yet been observed, that...

More information

MODEL ANSWER SUMMER 17 EXAMINATION Subject Title: Principles of Digital Techniques

MODEL ANSWER SUMMER 17 EXAMINATION Subject Title: Principles of Digital Techniques MODEL ANSWER SUMMER 17 EXAMINATION Subject Title: Principles of Digital Techniques Subject Code: Important Instructions to examiners: 1) The answers should be examined by key words and not as word-to-word

More information

Magnetic core memory (1951) cm 2 ( bit)

Magnetic core memory (1951) cm 2 ( bit) Magnetic core memory (1951) 16 16 cm 2 (128 128 bit) Semiconductor Memory Classification Read-Write Memory Non-Volatile Read-Write Memory Read-Only Memory Random Access Non-Random Access EPROM E 2 PROM

More information

SEMICONDUCTOR MEMORIES

SEMICONDUCTOR MEMORIES SEMICONDUCTOR MEMORIES Semiconductor Memory Classification RWM NVRWM ROM Random Access Non-Random Access EPROM E 2 PROM Mask-Programmed Programmable (PROM) SRAM FIFO FLASH DRAM LIFO Shift Register CAM

More information

Semiconductor Memories

Semiconductor Memories Semiconductor References: Adapted from: Digital Integrated Circuits: A Design Perspective, J. Rabaey UCB Principles of CMOS VLSI Design: A Systems Perspective, 2nd Ed., N. H. E. Weste and K. Eshraghian

More information

Chapter 7. Sequential Circuits Registers, Counters, RAM

Chapter 7. Sequential Circuits Registers, Counters, RAM Chapter 7. Sequential Circuits Registers, Counters, RAM Register - a group of binary storage elements suitable for holding binary info A group of FFs constitutes a register Commonly used as temporary storage

More information

KUMARAGURU COLLEGE OF TECHNOLOGY COIMBATORE

KUMARAGURU COLLEGE OF TECHNOLOGY COIMBATORE Estd-1984 KUMARAGURU COLLEGE OF TECHNOLOGY COIMBATORE 641 006 QUESTION BANK UNIT I PART A ISO 9001:2000 Certified 1. Convert (100001110.010) 2 to a decimal number. 2. Find the canonical SOP for the function

More information

Digital Integrated Circuits A Design Perspective. Semiconductor. Memories. Memories

Digital Integrated Circuits A Design Perspective. Semiconductor. Memories. Memories Digital Integrated Circuits A Design Perspective Semiconductor Chapter Overview Memory Classification Memory Architectures The Memory Core Periphery Reliability Case Studies Semiconductor Memory Classification

More information

História nekonečne malej veličiny PROJEKTOVÁ PRÁCA. Martin Čulen. Alex Fleško. Konzultant: Vladimír Repáš

História nekonečne malej veličiny PROJEKTOVÁ PRÁCA. Martin Čulen. Alex Fleško. Konzultant: Vladimír Repáš História nekonečne malej veličiny PROJEKTOVÁ PRÁCA Martin Čulen Alex Fleško Konzultant: Vladimír Repáš Škola pre mimoriadne nadané deti a Gymnázium, Skalická 1, Bratislava BRATISLAVA 2013 1. Obsah 1. Obsah

More information

MAHARASHTRA STATE BOARD OF TECHNICAL EDUCATION (Autonomous) (ISO/IEC Certified)

MAHARASHTRA STATE BOARD OF TECHNICAL EDUCATION (Autonomous) (ISO/IEC Certified) WINTER 17 EXAMINATION Subject Name: Digital Techniques Model Answer Subject Code: 17333 Important Instructions to examiners: 1) The answers should be examined by key words and not as word-to-word as given

More information

on candidate s understanding. 7) For programming language papers, credit may be given to any other program based on equivalent concept.

on candidate s understanding. 7) For programming language papers, credit may be given to any other program based on equivalent concept. WINTER 17 EXAMINATION Subject Name: Digital Techniques Model Answer Subject Code: 17333 Important Instructions to examiners: 1) The answers should be examined by key words and not as word-to-word as given

More information

ESE 570: Digital Integrated Circuits and VLSI Fundamentals

ESE 570: Digital Integrated Circuits and VLSI Fundamentals ESE 570: Digital Integrated Circuits and VLSI Fundamentals Lec 21: April 4, 2017 Memory Overview, Memory Core Cells Penn ESE 570 Spring 2017 Khanna Today! Memory " Classification " ROM Memories " RAM Memory

More information

TERMINOLÓGIA A JEDNOTKY OPTICKÉHO ŽIARENIA

TERMINOLÓGIA A JEDNOTKY OPTICKÉHO ŽIARENIA TERMINOLÓGIA A JEDNOTKY OPTICKÉHO ŽIARENIA OEaLT Prednáška 2 Rádiometrické a fotometrické veličiny iny a jednotky Rádiometrická Fotometrická veličina symbol jednotka veličina sym -bol jednotka Energia

More information

DEA modely a meranie eko-efektívnosti

DEA modely a meranie eko-efektívnosti Fakulta matematiky, fyziky a informatiky Univerzita Komenského v Bratislave DEA modely a meranie eko-efektívnosti 2008 Veronika Lennerová DEA modely a meranie eko-efektívnosti DIPLOMOVÁ PRÁCA Diplomant:

More information

EE141- Fall 2002 Lecture 27. Memory EE141. Announcements. We finished all the labs No homework this week Projects are due next Tuesday 9am EE141

EE141- Fall 2002 Lecture 27. Memory EE141. Announcements. We finished all the labs No homework this week Projects are due next Tuesday 9am EE141 - Fall 2002 Lecture 27 Memory Announcements We finished all the labs No homework this week Projects are due next Tuesday 9am 1 Today s Lecture Memory:» SRAM» DRAM» Flash Memory 2 Floating-gate transistor

More information

The Golden Ratio and Signal Quantization

The Golden Ratio and Signal Quantization The Golden Ratio and Signal Quantization Tom Hejda, tohecz@gmail.com based on the work of Ingrid Daubechies et al. Doppler Institute & Department of Mathematics, FNSPE, Czech Technical University in Prague

More information

vidyarthiplus.com vidyarthiplus.com vidyarthiplus.com ANNA UNIVERSITY- COMBATORE B.E./ B.TECH. DEGREE EXAMINATION - JUNE 2009. ELECTRICAL & ELECTONICS ENGG. - FOURTH SEMESTER DIGITAL LOGIC CIRCUITS PART-A

More information

ProFIIT 2018 Vysvetlenia riešení problémov

ProFIIT 2018 Vysvetlenia riešení problémov ProFIIT 2018 Vysvetlenia riešení problémov Peter Trebatický et al. 7.4.2018 Peter Trebatický et al. ProFIIT 2018 7.4.2018 1 / 41 1 Poradie Peter Trebatický 2 Heslá Michal Maňak 3 3 3 Peter Kmec 4 Logy

More information

Vidyalankar S.E. Sem. III [CMPN] Digital Logic Design and Analysis Prelim Question Paper Solution

Vidyalankar S.E. Sem. III [CMPN] Digital Logic Design and Analysis Prelim Question Paper Solution . (a) (i) ( B C 5) H (A 2 B D) H S.E. Sem. III [CMPN] Digital Logic Design and Analysis Prelim Question Paper Solution ( B C 5) H (A 2 B D) H = (FFFF 698) H (ii) (2.3) 4 + (22.3) 4 2 2. 3 2. 3 2 3. 2 (2.3)

More information

SIR C.R.REDDY COLLEGE OF ENGINEERING ELURU DIGITAL INTEGRATED CIRCUITS (DIC) LABORATORY MANUAL III / IV B.E. (ECE) : I - SEMESTER

SIR C.R.REDDY COLLEGE OF ENGINEERING ELURU DIGITAL INTEGRATED CIRCUITS (DIC) LABORATORY MANUAL III / IV B.E. (ECE) : I - SEMESTER SIR C.R.REDDY COLLEGE OF ENGINEERING ELURU 534 007 DIGITAL INTEGRATED CIRCUITS (DIC) LABORATORY MANUAL III / IV B.E. (ECE) : I - SEMESTER DEPARTMENT OF ELECTRONICS AND COMMUNICATION ENGINEERING DIGITAL

More information

Reg. No. Question Paper Code : B.E./B.Tech. DEGREE EXAMINATION, NOVEMBER/DECEMBER Second Semester. Computer Science and Engineering

Reg. No. Question Paper Code : B.E./B.Tech. DEGREE EXAMINATION, NOVEMBER/DECEMBER Second Semester. Computer Science and Engineering Sp 6 Reg. No. Question Paper Code : 27156 B.E./B.Tech. DEGREE EXAMINATION, NOVEMBER/DECEMBER 2015. Second Semester Computer Science and Engineering CS 6201 DIGITAL PRINCIPLES AND SYSTEM DESIGN (Common

More information

ESE 570: Digital Integrated Circuits and VLSI Fundamentals

ESE 570: Digital Integrated Circuits and VLSI Fundamentals ESE 570: Digital Integrated Circuits and VLSI Fundamentals Lec 19: March 29, 2018 Memory Overview, Memory Core Cells Today! Charge Leakage/Charge Sharing " Domino Logic Design Considerations! Logic Comparisons!

More information

Section 3: Combinational Logic Design. Department of Electrical Engineering, University of Waterloo. Combinational Logic

Section 3: Combinational Logic Design. Department of Electrical Engineering, University of Waterloo. Combinational Logic Section 3: Combinational Logic Design Major Topics Design Procedure Multilevel circuits Design with XOR gates Adders and Subtractors Binary parallel adder Decoders Encoders Multiplexers Programmed Logic

More information

Perforované plastové rozvádzačové lišty

Perforované plastové rozvádzačové lišty Perforované plastové rozvádzačové lišty Perforované plastové rozvádzačové lišty Štandardné Bezhalógenové Technické údaje farba sivá RAL 7030 plastický izolačný materiál, odolný proti nárazu, samozhášavý

More information

GENEROVANIE STABILNÝCH MODELOV VYUŽÍVANÍM CUDA TECHNOLÓGIE

GENEROVANIE STABILNÝCH MODELOV VYUŽÍVANÍM CUDA TECHNOLÓGIE UNIVERZITA KOMENSKÉHO FAKULTA MATEMATIKY, FYZIKY A INFORMATIKY KATEDRA INFORMATIKY GENEROVANIE STABILNÝCH MODELOV VYUŽÍVANÍM CUDA TECHNOLÓGIE BAKALÁRSKA PRÁCA PETER CIEKER Štúdijný odbor : Vedúci : 9.2.1

More information

Semiconductor Memories

Semiconductor Memories Introduction Classification of Memory Devices "Combinational Logic" Read Write Memories Non Volatile RWM Read Only Memory Random Access Non-Random Access Static RAM FIFO Dynamic RAM LIFO Shift Register

More information

LABORATÓRNE CVIČENIA Z FYZIKÁLNEJ CHÉMIE

LABORATÓRNE CVIČENIA Z FYZIKÁLNEJ CHÉMIE VYSOKOŠKOLSKÉ SKRIPTÁ Pedagogická fakulta Trnavskej univerzity Ján Reguli LABORATÓRNE CVIČENIA Z FYZIKÁLNEJ CHÉMIE 009 Doc. Ing. Ján Reguli, CSc. Recenzenti: Doc. Ing. Mária Linkešová, CSc. RNDr. Zuzana

More information

Sample Test Paper - I

Sample Test Paper - I Scheme G Sample Test Paper - I Course Name : Computer Engineering Group Marks : 25 Hours: 1 Hrs. Q.1) Attempt any THREE: 09 Marks a) Define i) Propagation delay ii) Fan-in iii) Fan-out b) Convert the following:

More information

EE241 - Spring 2000 Advanced Digital Integrated Circuits. References

EE241 - Spring 2000 Advanced Digital Integrated Circuits. References EE241 - Spring 2000 Advanced Digital Integrated Circuits Lecture 26 Memory References Rabaey, Digital Integrated Circuits Memory Design and Evolution, VLSI Circuits Short Course, 1998.» Gillingham, Evolution

More information

! Charge Leakage/Charge Sharing. " Domino Logic Design Considerations. ! Logic Comparisons. ! Memory. " Classification. " ROM Memories.

! Charge Leakage/Charge Sharing.  Domino Logic Design Considerations. ! Logic Comparisons. ! Memory.  Classification.  ROM Memories. ESE 57: Digital Integrated Circuits and VLSI Fundamentals Lec 9: March 9, 8 Memory Overview, Memory Core Cells Today! Charge Leakage/ " Domino Logic Design Considerations! Logic Comparisons! Memory " Classification

More information

MAHARASHTRA STATE BOARD OF TECHNICAL EDUCATION (Autonomous) (ISO/IEC Certified) SUMMER 14 EXAMINATION Model Answer

MAHARASHTRA STATE BOARD OF TECHNICAL EDUCATION (Autonomous) (ISO/IEC Certified) SUMMER 14 EXAMINATION Model Answer MAHARASHTRA STATE BOARD OF TECHNICAL EDUCATION (Autonomous) (ISO/IEC 27001 2005 Certified) SUMMER 14 EXAMINATION Model Answer Subject Code : 17320 Page No: 1/34 Important Instructions to examiners: 1)

More information

CMPEN 411 VLSI Digital Circuits Spring Lecture 21: Shifters, Decoders, Muxes

CMPEN 411 VLSI Digital Circuits Spring Lecture 21: Shifters, Decoders, Muxes CMPEN 411 VLSI Digital Circuits Spring 2011 Lecture 21: Shifters, Decoders, Muxes [Adapted from Rabaey s Digital Integrated Circuits, Second Edition, 2003 J. Rabaey, A. Chandrakasan, B. Nikolic] Sp11 CMPEN

More information

2. prednáška Logické neuróny a neurónové siete

2. prednáška Logické neuróny a neurónové siete 2. prednáška Logické neuróny a neurónové siete priesvitka: Mozog a neurónové siete Metafora ľudského mozgu hrá dôležitú úlohu v modernej informatike. Pomocou tejto metafory boli navrhnuté nové paralelné

More information

UNIVERZITA KOMENSKÉHO V BRATISLAVE FAKULTA MATEMATIKY, FYZIKY A INFORMATIKY REKURENTNÉ POSTUPNOSTI

UNIVERZITA KOMENSKÉHO V BRATISLAVE FAKULTA MATEMATIKY, FYZIKY A INFORMATIKY REKURENTNÉ POSTUPNOSTI UNIVERZITA KOMENSKÉHO V BRATISLAVE FAKULTA MATEMATIKY, FYZIKY A INFORMATIKY Evidenčné číslo: 74b93af3-8dd5-43d9-b3f2-05523e0ba177 REKURENTNÉ POSTUPNOSTI 2011 András Varga UNIVERZITA KOMENSKÉHO V BRATISLAVE

More information

Semiconductor Memories

Semiconductor Memories Digital Integrated Circuits A Design Perspective Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Semiconductor Memories December 20, 2002 Chapter Overview Memory Classification Memory Architectures

More information

Segmentace textury. Jan Kybic

Segmentace textury. Jan Kybic Segmentace textury Případová studie Jan Kybic Zadání Mikroskopický obrázek segmentujte do tříd: Příčná vlákna Podélná vlákna Matrice Trhliny Zvolená metoda Deskriptorový popis Učení s učitelem ML klasifikátor

More information

Fundamentals of Digital Design

Fundamentals of Digital Design Fundamentals of Digital Design Digital Radiation Measurement and Spectroscopy NE/RHP 537 1 Binary Number System The binary numeral system, or base-2 number system, is a numeral system that represents numeric

More information

1 Matice a ich vlastnosti

1 Matice a ich vlastnosti Pojem sústavy a jej riešenie 1 Matice a ich vlastnosti 11 Sústavy lineárnych rovníc a matice Príklad 11 V množine reálnych čísel riešte sústavu rovníc x - 2y + 4z + t = -6 2x + 3y - z + 2t = 13 2x + 5y

More information

DIGITAL LOGIC CIRCUITS

DIGITAL LOGIC CIRCUITS DIGITAL LOGIC CIRCUITS Introduction Logic Gates Boolean Algebra Map Specification Combinational Circuits Flip-Flops Sequential Circuits Memor Components Integrated Circuits BASIC LOGIC BLOCK - GATE - Logic

More information

Úlohy o veľkých číslach

Úlohy o veľkých číslach Úlohy o veľkých číslach Ivan Korec (author): Úlohy o veľkých číslach. (Slovak). Praha: Mladá fronta, 1988. Persistent URL: http://dml.cz/dmlcz/404175 Terms of use: Ivan Korec, 1988 Institute of Mathematics

More information

VIACKRITERIÁLNE (MULTIKRITERIÁLNE) ROZHODOVANIE (ROZHODOVACIA ANALÝZA)

VIACKRITERIÁLNE (MULTIKRITERIÁLNE) ROZHODOVANIE (ROZHODOVACIA ANALÝZA) VIACKRITERIÁLNE (MULTIKRITERIÁLNE) ROZHODOVANIE (ROZHODOVACIA ANALÝZA) Metódy rozhodovacej analýzy Existuje viacej rozličných metód, ktoré majú v zásade rovnaký princíp - posúdenie niekoľkých variantov

More information

Computer Applications in Hydraulic Engineering

Computer Applications in Hydraulic Engineering Computer Applications in Hydraulic Engineering www.haestad.com Academic CD Aplikácie výpočtovej techniky v hydraulike pre inžinierov Flow Master General Flow Characteristic Všeobecná charakteristika prúdenia

More information

Chapter 7 Logic Circuits

Chapter 7 Logic Circuits Chapter 7 Logic Circuits Goal. Advantages of digital technology compared to analog technology. 2. Terminology of Digital Circuits. 3. Convert Numbers between Decimal, Binary and Other forms. 5. Binary

More information

Semiconductor Memories. Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Paolo Spirito

Semiconductor Memories. Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Paolo Spirito Semiconductor Memories Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Paolo Spirito Memory Classification Memory Classification Read-Write Memory Non-Volatile Read-Write Memory Read-Only Memory Random

More information

ALU A functional unit

ALU A functional unit ALU A functional unit that performs arithmetic operations such as ADD, SUB, MPY logical operations such as AND, OR, XOR, NOT on given data types: 8-,16-,32-, or 64-bit values A n-1 A n-2... A 1 A 0 B n-1

More information

kniha 2016/4/30 23:47 page 1 #1 Draft

kniha 2016/4/30 23:47 page 1 #1 Draft kniha 2016/4/30 23:47 page 1 #1 Kapitola 1 Logický systém je definovaný svojou syntaxou a sémantikou. Jazyk, ktorý umožňuje vyjadrovať vety výrokovej logiky sa označuje ako výrokový počet. Jeho syntaktické

More information

Vidyalankar S.E. Sem. III [EXTC] Digital Electronics Prelim Question Paper Solution ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD = B

Vidyalankar S.E. Sem. III [EXTC] Digital Electronics Prelim Question Paper Solution ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD = B . (a). (b). (c) S.E. Sem. III [EXTC] igital Electronics Prelim Question Paper Solution ABC ABC ABC ABC ABC ABC ABC ABC = B LHS = ABC ABC ABC ABC ABC ABC ABC ABC But ( ) = = ABC( ) ABC( ) ABC( ) ABC( )

More information

TYPICAL QUESTIONS & ANSWERS

TYPICAL QUESTIONS & ANSWERS TYPICAL QUESTIONS & ANSWERS PART - I OJECTIVE TYPE QUESTIONS Each Question carries 2 marks. Choose correct or the best alternative in the following: Q.1 The NAN gate output will be low if the two inputs

More information

1 Úvod Úvod Sylaby a literatúra Označenia a pomocné tvrdenia... 4

1 Úvod Úvod Sylaby a literatúra Označenia a pomocné tvrdenia... 4 Obsah 1 Úvod 3 1.1 Úvod......................................... 3 1. Sylaby a literatúra................................. 3 1.3 Označenia a omocné tvrdenia.......................... 4 Prvočísla 6.1 Deliteľnosť......................................

More information

Multiplexers Decoders ROMs (LUTs) Page 1

Multiplexers Decoders ROMs (LUTs) Page 1 Multiplexers Decoders ROMs (LUTs) Page A Problem Statement Design a circuit which will select between two inputs (A and B) and pass the selected one to the output (Q). The desired circuit is called a multiplexer

More information

Čas Reálny čas Test:

Čas Reálny čas Test: Čas Reálny čas Test: Archeológovia našli mincu s datovaním 128 B.C. Je minca pravá? Začiatok 3 tisícročie je: 1.Jan. 2000 1. Jan. 2001 Iný dátum. Koľko sekúnd má jedna minúta? 60 sekúnd. (číslice 0, 1,

More information

Univerzita Karlova v Prahe, Filozofická fakulta Katedra logiky. Anna Horská. FRIEDBERG-MUCHNIKOVA VETA Ročníková práca

Univerzita Karlova v Prahe, Filozofická fakulta Katedra logiky. Anna Horská. FRIEDBERG-MUCHNIKOVA VETA Ročníková práca Univerzita Karlova v Prahe, Filozofická fakulta Katedra logiky Anna Horská FRIEDBERG-MUCHNIKOVA VETA Ročníková práca Vedúci práce: Vítězslav Švejdar 2007 Prehlasujem, že som ročníkovú prácu vypracovala

More information

PSEUDOINVERZNÁ MATICA

PSEUDOINVERZNÁ MATICA PSEUDOINVERZNÁ MATICA Jozef Fecenko, Michal Páleš Abstrakt Cieľom príspevku je podať základnú informácie o pseudoinverznej matici k danej matici. Ukázať, že bázický rozklad matice na súčin matíc je skeletným

More information

Platforma průmyslové spolupráce

Platforma průmyslové spolupráce Platforma průmyslové spolupráce CZ.1.07/2.4.00/17.0041 Název Operátory pro zpracování proudů dat Popis a využití práce s operátory v jazyce Esper pro Java Benchmarking výuka: pokročilá Java Jazyk textu

More information

OLYMPIÁDA V INFORMATIKE NA STREDNÝCH ŠKOLÁCH

OLYMPIÁDA V INFORMATIKE NA STREDNÝCH ŠKOLÁCH OLYMPIÁDA V INFORMATIKE NA STREDNÝCH ŠKOLÁCH dvadsiaty štvrtý ročník školský rok Olympiáda v informatike je od školského roku 2006/07 samostatnou súťažou. Predchádzajúcich 21 ročníkov tejto súťaže prebiehalo

More information

Memory Trend. Memory Architectures The Memory Core Periphery

Memory Trend. Memory Architectures The Memory Core Periphery Semiconductor Memories: an Introduction ti Talk Overview Memory Trend Memory Classification Memory Architectures The Memory Core Periphery Reliability Semiconductor Memory Trends (up to the 90 s) Memory

More information

CS470: Computer Architecture. AMD Quad Core

CS470: Computer Architecture. AMD Quad Core CS470: Computer Architecture Yashwant K. Malaiya, Professor malaiya@cs.colostate.edu AMD Quad Core 1 Architecture Layers Building blocks Gates, flip-flops Functional bocks: Combinational, Sequential Instruction

More information

Layout of 7400-series Chips Commonly Used in. CDA 3101: Introduction to Computer Hardware and Organization

Layout of 7400-series Chips Commonly Used in. CDA 3101: Introduction to Computer Hardware and Organization Layout of 400-series Chips Commonly Used in CDA 30: Introduction to Computer Hardware and Organization Charles N. Winton Department of Computer and Information Sciences University of North Florida 999

More information

Semiconductor Memories

Semiconductor Memories Digital Integrated Circuits A Design Perspective Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Semiconductor Memories December 20, 2002 Chapter Overview Memory Classification Memory Architectures

More information

Fakulta Matematiky, Fyziky a Informatiky Univerzita Komenského, Bratislava THEILOVA REGRESIA

Fakulta Matematiky, Fyziky a Informatiky Univerzita Komenského, Bratislava THEILOVA REGRESIA Fakulta Matematiky, Fyziky a Informatiky Univerzita Komenského, Bratislava THEILOVA REGRESIA Róbert Tóth Bratislava 2013 Fakulta Matematiky, Fyziky a Informatiky Univerzita Komenského, Bratislava THEILOVA

More information

Napájací zdroj ZENIT 2017: špecifikácia riadiaceho programu

Napájací zdroj ZENIT 2017: špecifikácia riadiaceho programu Napájací zdroj ZENIT 2017: špecifikácia riadiaceho programu autor: Daniel Valúch, január 2017 Konštrukcia prináša sofistikovanejší, ale stále pomerne jednoduchý napájací zdroj do domáceho laboratória.

More information

ELECTRONICS & COMMUNICATION ENGINEERING PROFESSIONAL ETHICS AND HUMAN VALUES

ELECTRONICS & COMMUNICATION ENGINEERING PROFESSIONAL ETHICS AND HUMAN VALUES EC 216(R-15) Total No. of Questions :09] [Total No. of Pages : 02 II/IV B.Tech. DEGREE EXAMINATIONS, DECEMBER- 2016 First Semester ELECTRONICS & COMMUNICATION ENGINEERING PROFESSIONAL ETHICS AND HUMAN

More information

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY FAKULTA INFORMAČNÍCH TECHNOLOGIÍ FACULTY OF INFORMATION TECHNOLOGY ÚSTAV POČÍTAČOVÝCH SYSTÉMŮ DEPARTMENT OF COMPUTER SYSTEMS AUTOMATIZACE VERIFIKACE

More information

A l g o r i t m i c k y n e r i e š i t e ľ n é p r o b l é m y

A l g o r i t m i c k y n e r i e š i t e ľ n é p r o b l é m y A l g o r i t m i c k y n e r i e š i t e ľ n é p r o b l é m y Lev Bukovský Ústav matematických vied, Prírodovedecká fakulta UPJŠ Košice, 20. apríla 2004 Obsah 1 Úvod 2 2 Čiastočne rekurzívne funkcie

More information

Radka Sabolová Znaménkový test

Radka Sabolová Znaménkový test Univerzita Karlova v Praze Matematicko-fyzikální fakulta BAKALÁŘSKÁ PRÁCE Radka Sabolová Znaménkový test Katedra pravděpodobnosti a matematické statistiky Vedoucí bakalářské práce: Mgr. Martin Schindler

More information

Introduction to Computer Engineering. CS/ECE 252, Spring 2017 Rahul Nayar Computer Sciences Department University of Wisconsin Madison

Introduction to Computer Engineering. CS/ECE 252, Spring 2017 Rahul Nayar Computer Sciences Department University of Wisconsin Madison Introduction to Computer Engineering CS/ECE 252, Spring 2017 Rahul Nayar Computer Sciences Department University of Wisconsin Madison Chapter 3 Digital Logic Structures Slides based on set prepared by

More information

Technická univerzita v Košiciach Fakulta Baníctva, Ekológie, Riadenia a Geotechnológií Katedra informatizácie a riadenia procesov

Technická univerzita v Košiciach Fakulta Baníctva, Ekológie, Riadenia a Geotechnológií Katedra informatizácie a riadenia procesov Technická univerzita v Košiciach Fakulta Baníctva, Ekológie, Riadenia a Geotechnológií Katedra informatizácie a riadenia procesov Riadenie sústavy servomotorov technologického objektu Diplomová práca Štúdijný

More information

( c) Give logic symbol, Truth table and circuit diagram for a clocked SR flip-flop. A combinational circuit is defined by the function

( c) Give logic symbol, Truth table and circuit diagram for a clocked SR flip-flop. A combinational circuit is defined by the function Question Paper Digital Electronics (EE-204-F) MDU Examination May 2015 1. (a) represent (32)10 in (i) BCD 8421 code (ii) Excess-3 code (iii) ASCII code (b) Design half adder using only NAND gates. ( c)

More information

Kapitola P2. Rozvinuteľné priamkové plochy

Kapitola P2. Rozvinuteľné priamkové plochy Kapitola P2 Rozvinuteľné priamkové plochy 1 Priamková plocha je rozvinuteľná, ak na nej ležia iba torzálne priamky. Rozvinuteľné priamkové plochy rozdeľujeme na: rovinu, valcové plochy, kužeľové plochy,

More information

Univerzita Karlova v Praze Matematicko-fyzikální fakulta DIPLOMOVÁ PRÁCA. Bc. Roman Cinkais. Aplikace samoopravných kódů v steganografii

Univerzita Karlova v Praze Matematicko-fyzikální fakulta DIPLOMOVÁ PRÁCA. Bc. Roman Cinkais. Aplikace samoopravných kódů v steganografii Univerzita Karlova v Praze Matematicko-fyzikální fakulta DIPLOMOVÁ PRÁCA Bc. Roman Cinkais Aplikace samoopravných kódů v steganografii Katedra algebry Vedúcí diplomovej práce: prof. RNDr. Aleš Drápal,

More information

NEISTOTY. Základné pojmy a definície z oblasti neistôt meraní

NEISTOTY. Základné pojmy a definície z oblasti neistôt meraní NEISTOTY Základné pojmy a definície z oblasti neistôt meraní Ladislav Ševčovič Košice 23. septembra 2007 OBSAH 1 Základné pojmy a definície z oblasti neistôt meraní 3 2 Chyby elektrických meracích prístrojov

More information

Aplikácie teórie množín Martin Sleziak 24. februára 2015

Aplikácie teórie množín Martin Sleziak 24. februára 2015 Aplikácie teórie množín Martin Sleziak 24. februára 2015 Obsah 1 Úvod 5 1.1 Sylaby a literatúra................................. 5 1.1.1 Literatúra.................................. 5 1.1.2 Sylaby predmetu..............................

More information

Struktury analogových IO vnitřní zapojení OZ

Struktury analogových IO vnitřní zapojení OZ Struktury analogových IO vnitřní zapojení OZ Jiří Hospodka Elektrické obvody analýza a simulace katedra Teorie obvodů, 804/B3 ČVUT FEL 7. přednáška Jiří Hospodka (ELO) Struktury analogových IO 7. přednáška

More information

CMSC 313 Lecture 25 Registers Memory Organization DRAM

CMSC 313 Lecture 25 Registers Memory Organization DRAM CMSC 33 Lecture 25 Registers Memory Organization DRAM UMBC, CMSC33, Richard Chang A-75 Four-Bit Register Appendix A: Digital Logic Makes use of tri-state buffers so that multiple registers

More information