ĐIỆN TỬ SỐ. Nguyễn Trung Hiếu. Khoa Kỹ thuật điện tử 1. Học viện Công nghệ Bưu chính viễn thông. V1.0 Bài giảng Điện tử số

Transcription

1

2 ĐIỆN TỬ SỐ Nguyễn Trung Hiếu Khoa Kỹ thuật điện tử 1 Học viện Công nghệ Bưu chính viễn thông 1 Nội dung Chương 1: Hệ đếm Chương 2: Đạisố Boole và các phương pháp biểu diễn hàm Chương 3: Cổng logic TTL và CMOS Chương 4: Mạch logic tổ hợp Chương 5: Mạch logic tuần tự Chương 6: Mạch phát xung và tạo dạng xung Chương 7: Bộ nhớ bán dẫn 2

3 Hệ đếm 3 Nộidung Biểudiễnsố Chuyển đổicơ số giữacáchệđếm Số nhị phân có dấu Dấu phẩy động 4

4 Biểu diễn số (1) Nguyên tắc chung Dùng mộtsố hữu hạn các ký hiệu ghép với nhau theo qui ước về vị trí. Các ký hiệu nàythường đượcgọilàchữ số. Do đó, người tacòngọi hệ đếmlàhệ thống số. Số ký hiệu được dùng là cơ số củahệ ký hiệu làr. Giá trị biểu diễn của các chữ khác nhau được phân biệt thông qua trọng số củahệ. Trọng số củamộthệđếmbất kỳ sẽ bằng r i, với i là số nguyên dương hoặcâm. Tên gọi, số ký hiệuvàcơ số của một vài hệđếm thông dụng Tên hệđếm Số ký hiệu Cơ số (r) Hệ nhị phân (Binary) Hệ bát phân (Octal) Hệ thậpphân(decimal) Hệ thậplục phân (Hexadecimal), 1, 1, 2, 3, 4, 5, 6, 7, 1, 2, 3, 4, 5, 6, 7, 8, 9, 1, 2, 3, 4, 5, 6, 7, 8, 9,, B, C, D, E, F Chú ý: Ngườitacũng có thể gọihệđếmtheocơ số của chúng. Ví dụ: Hệ nhị phân = Hệ cơ số 2, Hệ thập phân= Hệ cơ số Biểu diễn số (2) Biểudiễnsố tổng quát: n 1 n m m m ai i r n 1 N = a r a r + a r + a r a r = Trong một số trường hợp, ta phảithêmchỉ số đểtránh nhầm lẫngiữabiểudiễncủa cáchệ. Ví dụ: 361, 368,

5 Hệ thậpphân(1) Biểudiễntổng quát: N = d d 1 + d 1 + d d 1 n m 1 n m m i = di 1 n 1 Trong đó: N 1 : biểudiễnbấtkìtheohệ 1, d : các hệ số nhân (ký hiệu bất kìcủahệ), n : số chữ sốởphần nguyên, m : số chữ sốởphần phân số. Giá trị biểudiễncủa mộtsố trong hệ thậpphânsẽ bằng tổng các tích của ký hiệu(cótrongbiểudiễn) vớitrọng số tương ứng Ví dụ: là biểudiễn số trong hệ thập phân: = Hệ thậpphân(2) Ưu điểmcủahệ thập phân: Tính truyềnthống đốivới con người. Đây là hệ mà con người dễ nhận biết nhất. Ngoài ra, nhờ có nhiều kýhiệu nênkhả năng biểudiễn củahệ rấtlớn, cách biểu diễngọn, tốnítthời gianviếtvàđọc. Nhược điểm: Do có nhiều kýhiệunênviệcthể hiện bằng thiếtbị kỹ thuật sẽ khó khăn và phứctạp. 8

6 Hệ nhị phân (1) Biểudiễntổng quát: N = b b 2 + b 2 + b b 2 n m 2 n m m i = bi 2 n 1 Trong đó: N 2 : biểudiễnbấtkìtheohệ 2, b : là hệ số nhân lấy các giá trị hoặc1, n : số chữ sốởphần nguyên, m : số chữ sốởphần phân số. Hệ nhị phân (Binary number system) còn gọilàhệ cơ số hai, gồmchỉ hai ký hiệu và 1, cơ số của hệ là 2, trọng số của hệ là 2 n. Ví dụ: là biểudiễnsố trong hệ nhị phân = Hệ nhị phân (2) Ưu điểm: Chỉ có hai ký hiệunênrấtdễ thể hiện bằng các thiếtbị cơ, điện. Hệ nhị phân được xem là ngôn ngữ của các mạch logic, các thiếtbị tính toán hiện đại - ngôn ngữ máy. Nhược điểm: Biểudiễn dài, mất nhiều thờigianviết, đọc. Các phép tính: Phép cộng: + =, 1 + = 1, = 1 Phép trừ: - = ; 1-1 = ; 1 - = 1 ; 1-1 = 1 (mượn1) Phép nhân: (thựchiệngiống hệ thập phân) x =, x 1 =, 1 x =, 1 x 1 = 1 Chú ý : Phépnhâncóthể thay bằng phép dịch và cộng liên tiếp. Phép chia: Tương tự phép chia 2 số thập phân 1

7 Hệ bát phân (1) Biểu diễn tổng quát: N = O O 8 + O O 8 n 1 1 m 8 n 1 1 m m i = Oi 8 n 1 Trong đó: N 8 : biểudiễnbấtkìtheohệ 8, O : các hệ số nhân (ký hiệubất kìcủa hệ), n : số chữ số ởphần nguyên, m : số chữ số ởphần phân số. Hệ này gồm 8 ký hiệu :, 1, 2, 3, 4, 5, 6 và 7. Cơ số của hệ là 8. Việc lựa chọn cơ số 8 là xuấtpháttừ chỗ 8 = 2 3. Do đó, mỗichữ số bát phân có thể thay thế cho 3 bit nhị phân. Ví dụ: là biểu diễn số trong bát phân. 11 Hệ bát phân (2) Phép cộng Phép cộng trong hệ bát phân đượcthựchiện tương tự như trong hệ thập phân. Tuy nhiên, khi kếtquả củaviệc cộng hai hoặcnhiều chữ số cùng trọng số lớn hơn hoặcbằng 8 phảinhớ lên chữ số có trọng số lớn hơn kế tiếp. don vi :3+ 6= 9= 1+ 8( viet1nho1 len hang chuc) chuc : = 8= + 8 ( viet nho1 len hang tram) 126 tram : = 4 (1 la nhotu hang chuc) 41 Phép trừ Phép trừ cũng đượctiếnhànhnhư trong hệ thâp phân. Chú ý rằng khi mượn1 ở chữ số có trọng số lớnhơn thìchỉ cần cộng thêm 8 chứ không phảicộng thêm don vi : 3 < = 5( no1 hang chuc) 126 chuc : = 2 (1 la cho hang donvi vay) 125 Chú ý: Cácphéptínhtronghệ bát phân ít đượcsử dụng. 12

8 Hệ thập lục phân (1) Biểudiễntổng quát: n 1 1 m 16 = n m m i = Hi 16 n 1 N H H 16 H H 16 Trong đó: N 16 : biểudiễnbấtkìtheohệ 16, d : các hệ số nhân (ký hiệu bất kìcủahệ), n : số chữ sốởphần nguyên, m : số chữ sốởphần phân số. Hệ thậplục phân (hay hệ Hexadecimal, hệ cơ số 16). Hệ gồm 16 ký hiệu là, 1, 2, 3, 4, 5, 6, 7, 8, 9,, B, C, D, E, F. Trong đó, = 1 1, B = 11 1, C = 12 1, D = 13 1, E = 14 1, F = Ví dụ: 1FF là biểudiễnsốtrong hệ thậplụcphân 13 Hệ thập lục phân (2) Phép cộng Khi tổng hai chữ số lớnhơn 15, ta lấy tổng chia cho 16. Số dư đượcviếtxuống chữ số tổng và số thương được nhớ lên chữ số kế tiếp. Nếu các chữ số là, B, C, D, E, F thì trướchết, ta phải đổi chúng về giá trị thập phân tương ứng rồimớicộng. Phép trừ Khi trừ mộtsố bé hơn cho một số lớnhơntacũng mượn 1 ở cộtkế tiếp bên trái, nghĩalàcộng thêm 16 rồimới trừ. Phép nhân Muốnthựchiện phép nhân trong hệ 16 ta phải đổicácsố trong mỗithừa số về thập phân, nhân hai số với nhau. Sau đó, đổikết quả về hệ C E F 14

9 Nội dung Biểudiễnsố Chuyển đổicơ số giữacáchệđếm Số nhị phân có dấu Dấu phẩy động 15 Chuyển đổi từ hệ cơ số 1 sang các hệ khác Ví dụ: Đổisố , sang số nhị phân Đốivớiphần nguyên: Chia liên tiếpphần nguyên củasố thập phânchocơ số củahệ cần chuyển đến, số dư sau mỗilầnchiaviết đảo ngượctrậttự là kếtquả cần tìm. Phép chia dừng lạikhikếtquả lầnchiacuốicùngbằng. Đốivớiphần phân số: Nhân liên tiếpphần phânsố củasố thập phânvới cơ số củahệ cần chuyển đến, phần nguyên thu được saumỗilần nhân, viếttuầntự là kết quả cần tìm. Phép nhân dừng lại khi phần phân số triệttiêu. 16

10 Đổi số sang số nhị phân Đối với phần nguyên: Bước Chia Được Dư 1 22/2 11 LSB 2 11/ / / /2 1 MSB Đối với phần phân số: Bước Nhân Kết quả Phần nguyên x x x x 2 Kếtquả biểudiễnnhị phân: Đổi số sang số nhị phân Đối với phần nguyên: Bước Chia Được Dư 1 83/ LSB 2 41/ / / / / /2 1 MSB Đối với phần phân số: Bước Nhân Kết quả Phần nguyên 1.87 x x x x x x x x 2.72 Kếtquả biểudiễnnhị phân:

11 Đổi một biểu diễn tronghệ bất kì sang hệ 1 Công thứcchuyển đổi: n 1 n 2 1 m 1 = n 1 + n m N a r a r... a r a r... a r Thựchiệnlấytổng vế phảisẽ có kếtquả cần tìm. Trong biểu thứctrên, a i và r là hệ số và cơ số hệ có biểudiễn. Ví dụ: Chuyển sang hệ thậpphân N1 = = = Đổi các số từ hệ nhị phân sang hệ cơ số 8, 16 Quy tắc: Vì 8 = 2 3 và 16 = 2 4 nên ta chỉ cần dùng mộtsố nhị phân 3 bit là đủ ghi 8 ký hiệu củahệ cơ số 8 và từ nhị phân 4 bit cho hệ cơ số 16. Do đó, muốn đổimộtsố nhị phân sang hệ cơ số 8 và 16 ta chia số nhị phân cần đổi, kể từ dấu phân số sang trái và phải thành từng nhóm 3 bit hoặc 4 bit. Sau đó thay các nhóm bit đãphânbằng ký hiệu tương ứng củahệ cần đổitới. Ví dụ: Chuyển sang hệ cơ số 8 và 16 Tính từ dấu phân số, chia số đã cho thành các nhóm 3 bit Kết quả: = Tính từ dấu phân số, chia số đã cho thành các nhóm 4 bit E 8 Kết quả: = 6E.8 2

12 Nội dung Biểudiễnsố Chuyển đổicơ số giữacáchệđếm Số nhị phân có dấu Dấu phẩy động 21 3 phương pháp biểu diễn số nhị phân có dấu Sử dụng mộtbit dấu. Trong phương pháp này ta dùng một bit phụ, đứng trước các bit trị số đểbiểu diễndấu, chỉ dấudương (+), 1 chỉ dấu âm (-). Ví dụ: số 6: 11, số -6: 111. Sử dụng phép bù 1. Giữ nguyên bit dấuvàlấybù1 cácbit trị số (bù 1 bằng đảo của các bit cần được lấy bù). Ví dụ: số 4: 1, số -4: Sử dụng phép bù 2 Là phương pháp phổ biếnnhất. Số dương thể hiện bằng số nhị phân không bù (bit dấu bằng ), còn số âm đượcbiểu diễn qua bù 2 (bit dấu bằng 1). Bù 2 bằng bù 1 cộng 1. Có thể biểudiễn số âm theo phương pháp bù 2 xen kẽ: bắt đầu từ bit LSB, dịch về bên trái, giữ nguyên các bit cho đến gặp bit 1 đầutiênvàlấy bù các bit còn lại. Bit dấugiữ nguyên. Ví dụ: số 4: 1, số -4:

13 Cộng và trừ các số theo biểu diễn bit dấu Phép cộng Hai số cùng dấu: cộng hai phần trị số với nhau, còn dấulàdấu chung. Hai số khác dấu vàsốdương lớn hơn: cộng trị số củasố dương vớibù1 củasố âm. Bit tràn đượccộng thêm vào kếtquả trung gian. Dấulàdấu dương. Hai số khác dấu vàsốdương lớn hơn: cộng trị số củasố dương vớibù1 củasố âm. Lấy bù1 củatổng trung gian. Dấulàdấu âm. Phép trừ. Nếulưuý rằng, - (-) = + thì trình tự thựchiện phéptrừ trong trường hợpnày cũng giống phép cộng. Ví dụ: 23 Cộng và trừ các số theo biểu diễn bù1 Phép cộng Hai số dương: cộng như cộng nhị phân thông thường, kể cả bit dấu. Hai số âm: biểudiễn chúng ở dạng bù 1 và cộng như cộng nhị phân, kể cả bit dấu. Bit tràn cộng vào kếtquả. Chú ý, kếtquảđượcviếtdướidạng bù 1. Hai số khác dấu vàsốdương lớn hơn: cộng số dương vớibù1 củasố âm. Bit tràn đượccộng vào kếtquả. Hai số khác dấu vàsốâm lớn hơn: cộng số dương vớibù1 củasố âm. Kết quả không có bit tràn và ở dạng bù 1. Phép trừ Để thựchiệnphéptrừ, ta lấy bù1 củasố trừ, sau đó thựchiện cácbướcnhư phép cộng. Vídụ: 24

14 Cộng các số theo biểu diễn bù1: Vídụ Hai số dương: cộng như cộng nhị phân thông thường, kể cả bit dấu (5 1 ) (7 1 ) (12 1 ) Hai số âm: biểu diễn chúng ở dạng bù 1 và cộng như cộng nhị phân, kể cả bit dấu. Bit tràn cộng vào kếtquả. Chú ý, kết quả đượcviết dưới dạng bù (-5 1 ) (-7 1 ) Bít tràn (-12) 25 Cộng các số theo biểu diễn bù1: Vídụ Hai số khác dấuvàsố dương lớnhơn: cộng số dương với bù1 củasố âm. Bit tràn được cộng vào kết quả (+1 1 ) (-5 1 ) Bít tràn (+5 1 ) Hai số khác dấuvàsố âm lớnhơn: cộng số dương vớibù1 củasố âm. Kết quả không có bit tràn và ở dạng bù (-1 1 ) (+5 1 ) (-5 1 ) 26

15 Cộng và trừ các số theo biểu diễn bù2 Phép cộng Hai số dương: cộng như cộng nhị phân thông thường. Kếtquả là dương. Hai số âm: lấy bù2 cả hai số hạng và cộng, kết quảởdạng bù 2. Hai số khác dấu vàsốdương lớn hơn: lấy số dương cộng vớibù2 của số âm. Kếtquả bao gồmcả bit dấu, bit tràn bỏ đi. Hai số khác dấu vàsốâm lớn hơn: số dương đượccộng vớibù2 củasố âm, kết quảởdạng bù 2 củasố dương tương ứng. Bit dấulà1. Phép trừ Phép trừ hai số có dấu là các trường hợp riêng của phép cộng. Ví dụ, khi lấy +9 trừ đi +6 là tương ứng với +9 cộng với-6. Vídụ: 27 Cộng các số theo biểu diễn bù2: Vídụ Hai số dương: cộng như cộng nhị phân thông thường. Kết quả là dương (11 1 ) (7 1 ) (18 1 ) Hai số âm: lấy bù2 cả hai số hạng và cộng, kết quảởdạng bù (-11 1 ) (-7 1 ) Bít tràn bỏ đi (-18 1 ) 28

16 Cộng các số theo biểu diễn bù2: Vídụ Hai số khác dấuvàsố dương lớnhơn: lấysố dương cộng với bù2 củasố âm. Kết quả bao gồmcả bit dấu, bit tràn bỏđi (+11 1 ) (-7 1 ) Bít tràn bỏ đi 1 2 (+4 1 ) Hai số khác dấuvàsố âm lớnhơn: số dương đượccộng với bù2 củasố âm, kếtquảởdạng bù 2 củasố dương tương ứng. Bit dấulà (-11 1 ) (+7 1 ) (-4 1 ) 29 Nội dung Biểudiễnsố Chuyển đổicơ số giữacáchệđếm Số nhị phân có dấu Dấu phẩy động 3

17 Biểu diễn theodấu phẩy động Ví dụ: 197,627 1 = x ,627 1 =, x 1 +3 Gồmhaiphần: số mũ E (phần đặc tính) và phần định trị M (trường phân số). E có thể có độ dài từ 5 đến 2 bit, M từ 8 đến 2 bit phụ thuộc vào từng ứng dụng và độ dài từ máy tính. Thông thường dùng 1 số bit để biểudiễn E vàcácbit cònlại chom với điềukiện: E x ( ) X = 2 M x 1/2 M 1 E và M có thểđượcbiểudiễn ở dạng bù 2. Giá trị của chúng được hiệu chỉnh để đảmbảo mốiquanhệ trên đây được gọilàchuẩn hóa. 31 Các phép tính vớibiểu diễn dấuphẩy động Giống như các phép tính của hàmmũ. Giả sử có hai số theo dấuphẩy động đã chuẩn hóa: E x E X = 2 ( M x ) Y= 2 y ( M y ) thì: Nhân: Chia: ( ) E + E E x y z x y Z= X.Y= 2 M.M = 2 Z M ( ) E E E x y w x y W= X/Y= 2 M /M = 2 w M Tích: Thương: Muốnlấy tổng và hiệu, cần đưa cácsố hạng về cùng số mũ, sau đó số mũ của tổng và hiệusẽ lấy số mũ chung, còn định trị của tổng và hiệusẽ bằng tổng và hiệucácđịnh trị. 32

18 Câu hỏi Đổi số nhị phân sau sang dạng bát phân: ) B) C) D) Thực hiệnphéptínhhaisố thậplục phân sau: 132, ,2 16. ) 347,46 B) 357,46 C) 347,56 D) 357,67 Thực hiện phép cộng hai số có dấusautheophương pháp bù 1: ) 11 B) 1 C) 11 D) 1 Thực hiện phép cộng hai số có dấusautheophương pháp bù 2: ) B) C) 1 11 D) Nội dung Chương 1: Hệ đếm Chương 2: Đạisố Boole và các phương pháp biểu diễn hàm Chương 3: Cổng logic TTL và CMOS Chương 4: Mạch logic tổ hợp Chương 5: Mạch logic tuần tự Chương 6: Mạch phát xung và tạo dạng xung Chương 7: Bộ nhớ bán dẫn 34

19 Đạisố Boole và các phương pháp biểu diễn hàm 35 Đại số Boole Các định lý cơ bản: Stt Tên gọi Dạng tích Dạng tổng 1 Đồng nhất X.1 = X X + = X 2 Phầntử, 1 X. = X + 1 = 1 3 Bù X.X = X X 1 4 Bất biến X.X = X X + X = X 5 Hấpthụ X + X.Y = X X.(X + Y) = X 6 Phủđịnh đúp 7 Định lý DeMorgan X=X ( X.Y.Z... ) = X + Y + Z +... ( ) X + Y + Z +... = X.Y.Z... X + = 1 Y Z Các định luậtcơ bản: Hoán vị: X.Y = Y.X, X + Y = Y + X Kếthợp: X.(Y.Z) = (X.Y).Z, X + (Y + Z) = (X + Y) + Z Phân phối: X.(Y + Z) = X.Y + X.Z, (X + Y).(X + Z) = X + Y.Z 36

20 Các phương pháp biểu diễn hàm Boole Có 3 phương pháp biểudiễn: Bảng trạng thái Bảng các nô (Karnaugh) Phương pháp đạisố 37 Phương pháp Bảng trạng thái Liệt kêgiátrị (trạng thái) mỗibiến theo từng cột vàgiátrị hàm theo một cột riêng (thường là bên phảibảng). Bảng trạng thái còn đượcgọilàbảng sự thật hay bảng chân lý. Đốivới hàm n biến sẽ có 2 n tổ hợp độc lập. Các tổ hợp nàyđượckíhiệu bằng chữ m i, với i = 2 n -1 và có tên gọilà các hạng tích hay còn gọilàmintex. Ưu điểm: Rõ ràng, trực quan. Sau khi xác định các giá trị biến vàothìtacóthể tìm được giá trịđầuranhờ bảng trạng thái. m B C m m 1 1 m 2 1 m m 4 1 m m m Nhược điểm: Sẽ phứctạpnếu số biến quá nhiều, không thể dùng các công thức và định lý để tính toán 38

21 Phương pháp Bảng Các nô (Karnaugh) Tổ chứccủa bảng Các nô: Các tổ hợpbiến đượcviết theomột dòng (thường là phía trên) và mộtcột(thường là bên trái). Một hàm logic có n biếnsẽ có 2 n ô. Mỗiô thể hiện mộthạng tích hay một hạng tổng, các hạng tích trong hai ô kế cận chỉ khác nhau một biến. Tính tuầnhoàncủa bảng Các nô: Không những các ô kế cận khác nhau mộtbiến mà các ô đầu dòng và cuối dòng, đầu cột và cuốicột cũng chỉ khác nhau mộtbiến (kể cả 4 góc vuông của bảng). Bởivậy cácô nàycũng gọilàkế cận. Thiếtlậpbảng Các nô của mộthàm: Dướidạng chuẩn tổng các tích, ta chỉ việc ghi giá trị 1 vào các ô ứng vớihạngtíchcómặt trong biểu diễn, các ô còn lạisẽ lấy giá trị (theo định lý DeMorgan). Dướidạng tích các tổng, cách làm cũng tương tự, nhưng các ô ứng vớihạng tổng có trong biểu diễn lại lấy giátrị và các ô khác lấygiátrị 1. B BC B CD Phương pháp đại số Có 2 dạng biểudiễnlàdạng tuyển (tổng các tích) và dạng hội (tích các tổng). Dạng tuyển: Mỗisố hạng là một hạng tích hay mintex, thường kí hiệu bằng chữ "m i ". Dạng hội: Mỗi thừasố là hạng tổng hay maxtex, thường đượckíhiệu bằng chữ "M i ". Nếutrongtấtcả mỗihạng tích hay hạng tổng có đủ mặtcácbiến, thì dạng tổng các tích hay tích các tổng tương ứng được gọilàdạng chuẩn. Dạng chuẩn là duy nhất. Tổng quát, hàm logic n biếncóthể biểudiễnchỉ bằng mộtdạng tổng các tích: 2 1 n 1 = i i i= ( ) X,..., X a m hoặcbằng chỉ mộtdạng tích các tổng: 2 1 n 1 i i i= ( ) = ( + ) X,..., X a m n n a i chỉ lấy hai giá trị hoặc1. Đối với một hàm thì mintex và maxtex là bù của nhau. 4

22 Các phương pháp rút gọnhàm Có 3 phương pháp rút gọn hàm: Phương pháp đạisố Bảng Cácnô Phương pháp Quine Mc. Cluskey 41 Phương pháp đại số Dựa vào các định lý đã học để đưa biểuthứcvề dạng tối giản. Ví dụ: Hãy đưa hàm logic về dạng tối giản: = B+ C+ BC Áp dụng định lý + = 1, X+ XY = X, ta có: ( ) = B+ C+ BC + = B+ BC+ C+ BC = B + C Vậy nếutrongtổng các tích, xuấthiệnmộtbiếnvàđảo của biến đó trong hai số hạng khác nhau, các thừa số còn lạitronghaisố hạng đó tạo thành thừa số của mộtsố hạng thứ ba thì số hạng thứ ba đó làthừa và có thể bỏ đi. 42

23 Phương pháp đại số (tiếp) Ví dụ: Hãy đưa hàm logic về dạng tối giản: = B+ BCD+ C+ BC Áp dụng định lý + = 1, X+ XY = X, ta có: = B+ BCD(+ ) + C+ BC = (B + BCD) + (BCD + C) + BC = B + C + BC = B + B.C = B(1 + C) + B.C = B + C 1 = D + BD + BCD + CD + BC 43 Phương pháp Bảng Các nô (Karnaugh) Phương pháp này thường được dùng để rút gọn các hàm có số biến không vượtquá5. Các bước tốithiểu hóa: 1. Gộp các ô kế cận có giá trị 1 (hoặc ) lại thành từng nhóm 2, 4,..., 2 i ô. Số ô trong mỗi nhóm càng lớn kếtquả thu được càng tốigiản. Mộtô cóthểđược gộp nhiềulần trong các nhóm khác nhau. Nếu gộp theo các ô có giá trị ta sẽ thu đượcbiểu thức bù củahàm. 2. Thay mỗi nhóm bằng mộthạng tích mới, trong đó giữ lạicácbiến giống nhau theo dòng và cột. 3. Cộng các hạng tích mớilại, ta có hàm đãtốigiản. Ví dụ: Hãy dùng bảng Các nô để giản ước hàm: = B+ BCD+ C+ BC CD B = B 2 = C Kết quả = B+ C (, B, C, ) = (,1,2,3,5,7,8,9,1, 13) 3 D 44

24 Phương pháp Quine Mc. Cluskey Phương pháp này có thể tốithiểuhóađược hàm nhiềubiến vàcóthể tiếnhànhcôngviệcnhờ máy tính. Các bước tốithiểu hóa: 1. Lậpbảng liệt kê các hạng tích dướidạng nhị phân theo từng nhóm vớisố bit 1 giống nhau và xếpchúngtheosố bit 1 tăng dần. 2. Gộp2 hạng tích củamỗicặpnhómchỉ khác nhau 1 bit để tạo các nhóm mới. Trong mỗi nhóm mới, giữ lạicácbiến giống nhau, biến bỏđithaybằng một dấu ngang (-). Lặp lại chođến khi trong các nhóm tạo thành không còn khả năng gộp nữa. Mỗi lần rút gọn, ta đánh dấu # vào các hạng ghép cặp được. Các hạng không đánh dấutrongmỗilần rút gọnsẽđượctập hợp lại để lựachọn biểu thứctối giản. Ví dụ: (,B,C,D) = ( 1, 11, 12, 13, 14, 15) 45 Phương pháp Quine Mc. Cluskey (tiếp) Bước 1: Lập bảng Bảng a Bảng b Hạng tích sắpxếp Nhị phân (BCD) Rút gọn lần 1 (BCD) Rút gọn lần thứ 2 (BCD) Bước 2: Thực hiệnnhómcáchạng tích # (1,11) 1-1 # (1,14) # (12,13) # (12,14) # (11,15) # (13,15) # (14,15) (12,13,14,15) (1,11,14,15) Ta nhận thấyrằng 4 cột có duy nhất mộtdấu "x" ứng vớihaihạng 11-- và Do đó, biểuthứctốigiảnlà: (,B,C,D) = B+ C BCD x x x x x x x x 46

25 Cổng logic và các tham số chính Cổng logic cơ bản Mộtsốcổng ghép thông dụng Logic dương và logic âm Các tham số chính 47 Cổng logic cơ bản: ND, OR, NOT Cổng ND Cổng OR Cổng NOT 48

26 Cổng ND Hàm ra của cổng ND 2 và nhiềubiến vào như sau: = (, B) = B; = (, B,C, D,...) =.B.C.D... Ký hiệu cổng ND Bảng trạng thái cổng ND 2 lối vào B B & B B L L L B C Chuẩn NSI B C & Chuẩn IEEE 1 L H L 1 H L L H H H Theo giá trị logic Theo mức logic Lối vào Lối vàob Lối ra t t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 1 Đồ thị dạng xung vào, ra củacổng ND 49 t Cổng OR Hàm ra của cổng OR 2 và nhiềubiếnvàonhư sau: = (, B) = + B; = (,B,C,D,...) = + B + C + D +... B B C Chuẩn NSI Ký hiệu cổng OR B B C >=1 >=1 Chuẩn IEEE Bảng trạng thái cổng OR 2 lối vào B B L L L 1 1 L H H 1 1 H L H H H H Theo giá trị logic Theo mức logic B t t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 1 t Đồ thị dạng xung củacổng OR. 5

27 Cổng NOT Hàm ra của cổng NOT: = Ký hiệu cổng NOT Bảng trạng thái cổng NOT 1 L H 1 H L Theo giá trị logic Theo mức logic Chuẩn NSI Chuẩn IEEE Dạng xung ra 51 Một số cổng ghép thông dụng Cổng NND Cổng NOR Cổng khác dấu(xor) Cổng đồng dấu(xnor) 52

28 Cổng NND Ghép nối tiếpmộtcổng ND với mộtcổng NOT ta đượccổng NND. Hàm ra của cổng NND 2 và nhiềubiến vào như sau: = B = BCD... Ký hiệu cổng NND Bảng trạng thái cổng NND 2 lốivào B B & B B 1 L L H B C Chuẩn NSI B C & Chuẩn IEEE 1 1 L H H 1 1 H L H 1 1 H H L Theo giá trị logic Theo mức logic 53 Cổng NOR Ghép nối tiếpmộtcổng OR với mộtcổng NOT ta được cổng NOR. Hàm ra của cổng NOR 2 và nhiềubiến vào như sau: = + B = + B + C + D +... B B C Chuẩn NSI Ký hiệu cổng NOR B B C >=1 >=1 Chuẩn IEEE Bảng trạng thái cổng NOR 2 lối vào B B 1 L L H 1 L H L 1 H L L 1 1 H H L Theo giá trị logic Theo mức logic 54

29 Cổng NND Ghép nối tiếpmộtcổng ND với mộtcổng NOT ta đượccổng NND. Hàm ra của cổng NND 2 và nhiềubiến vào như sau: = B = BCD... Ký hiệu cổng NND Bảng trạng thái cổng NND 2 lốivào B B & B B 1 L L H B C Chuẩn NSI B C & Chuẩn IEEE 1 1 L H H 1 1 H L H 1 1 H H L Theo giá trị logic Theo mức logic 55 Cổng NOR Ghép nối tiếpmộtcổng OR với mộtcổng NOT ta được cổng NOR. Hàm ra của cổng NOR 2 và nhiềubiến vào như sau: = + B = + B + C + D +... B B C Chuẩn NSI Ký hiệu cổng NOR B B C >=1 >=1 Chuẩn IEEE Bảng trạng thái cổng NOR 2 lối vào B B 1 L L H 1 L H L 1 H L L 1 1 H H L Theo giá trị logic Theo mức logic 56

30 Cổng XOR - cổng khác dấu Cổng XOR còn gọi làcổng khác dấu, hay cộng modul 2. Hàm ra của cổng XOR 2 biếnvàonhư sau: = B+ B hay = B B B C Chuẩn NSI Ký hiệu cổng XOR B B C =1 =1 Chuẩn IEEE Bảng trạng thái cổng XOR 2 lối vào B B L L L 1 1 L H H 1 1 H L H 1 1 H H L Theo giá trị logic Theo mức logic 57 Cổng XNOR - cổng đồng dấu Cổng XNOR còn gọilàcổng đồng dấu. Hàm ra của cổng XNOR 2 biến vào như sau: = B+ B hay = B= B B B C Chuẩn NSI Ký hiệu cổng XNOR B B C = = Chuẩn IEEE Bảng trạng thái cổng XNOR 2 lốivào B B 1 L L H 1 L H L 1 H L L H H H Theo giá trị logic Theo mức logic 58

31 Logic dương và logic âm Logic dương là logic có điệnthế mức cao H luôn lớn hơn điệnthế mức thấpl (V H > V L ). Logic âm là đảo của logic dương (V H < V L ). Khái niệm logic âm thường được dùng để biểu diễn trị các biến. Logic âm và mứcâmcủa logic là hoàn toàn khác nhau. V H L a) Logic dương với mứcdương. V t H L b) Logic dương với mức âm. t 59 Các tham số chính Mức logic Độ chống nhiễu Hệ số ghép tải K Công suấttiêuthụ Trễ truyềnlan 6

32 Mức logic 5v 4v 3v V VHmax V V RHmax V RHmax VHmax 4,9v V VHmin 3,5v N H V RHmin 2,4v V RHmin 2v V VHmin N H V VLmax 1,5v 1v v,8v V VLmax N L,4v Họ TTL V RLmax N L Họ CMOS,1v V RLmax Mức logic là mức điện thế trên đầu vàovàđầu racủa cổng tương ứng với logic "1" và logic "", nó phụ thuộc điện thế nguồn nuôi của cổng (VCC đốivới họ TTL (Transistor Transistor Logic) và VDD đốivớihọ MOS (Metal Oxide Semiconductor)). Lưu ý:mức logic vào vượt quá điện thế nguồn nuôi có thể gây hư hỏng cho cổng. 61 Độ chống nhiễu Độ chống nhiễu (hay độ phòng vệ nhiễu) là mứcnhiễu lớn nhất tácđộng tớilối vào hoặclối racủacổng mà chưa làm thay đổitrạng thái vốn cócủa nó. V NH V NL V VL TTL Cổng I V RH VVH TTL Cổng II a) Tác động nhiễu khi mức racao b) Tácđộng nhiễukhimức rathấp Ảnh hưởng của nhiễucóthể phân ra hai trường hợp: + Nhiễumứccao: đầu racổng I lấylogic H (hìnha), đầu racổng II là logic L, nếu cáccổng vẫnhoạt động bình thường. Khi tính tới tácđộng của nhiễu: VRHmin + VNH VVHmin VNH VVHmin VRHmin Với cổng TTL: VNL 2V 2,4V=,4V Với cổng CMOS: V 3,5V 4,9V = 1,4V NL V VH TTL V RL Cổng I V VL TTL Cổng II V RH + Nhiễumức thấp: đầu racổng I lấy logic L (hình b), tương tự ta có: VRLmax + VNL VVLmax VNL VVLmax VRLmax Với cổng TTL: VNL,8V,4V=,4V Với cổng CMOS: V 1,5V,1V= 1,4V NL 62

33 Hệ số ghép tải K Cho biếtkhả năng nối đượcbaonhiêulối vàotới đầu racủa 1 cổng đã cho. Hệ số ghép tải phụ thuộc dòng ra (hay dòng phun) của cổng chịutải và dòng vào (hay dòng hút) của cáccổng tải ở cả hai trạng thái H, L. Cổng chịu tải H B Các cổng tải Cổng chịu tải L B Các cổng tải I RH I RL a) Mứcracủacổng chịu tải là H b) Mứcracủa cổng chịu tảilàl Công thứctínhhệ số ghép tải: K t I = I RL max RL ; I RL =1,6m gọilàđơn vị ghép tải(d t ) 63 Công suấttiêuthụ +Vcc +Vcc L H I CCH H H H I CCL L Hai trạng thái tiêu thụ dòng của cổng logic I CCH -Làdòngtiêuthụ khi đầuralấy mứch, I CCL -Làdòngtiêuthụ khi đầuralấy mứcl. Theo thống kê, tín hiệusố có tỷ lệ bit H / bit L khoảng 5%. Do đó, dòng tiêu thụ trung bình I CC được tínhtheocôngthức: I CC = (I CCH + I CCL )/ 2 Công suấttiêuthụ trung bình của mỗi cổng sẽ là: P = I CC. V CC 64

34 Trễ truyền lan Tín hiệu đi qua mộtcổng phải mấtmột khoảng thời gian, được gọilàtrễ truyềnlan. Vào Ra Vào Ra t THL t TLH Trễ truyềnlanxảy ratại cả hai sườncủa xung ra. Nếukíhiệutrễ truyền lan ứng với sườntrước làtthl vàsườn sau là ttlh thì trễ truyềnlan trung bình là: t Tbtb = (t THL + t TLH )/2 Thời gian trễ truyền lan hạn chế tần số công tác của cổng. Trễ càng lớn thì tần số công tác cực đại càng thấp. 65 Nội dung Chương 1: Hệ đếm Chương 2: Đạisố Boole và các phương pháp biểu diễn hàm Chương 3: Cổng logic TTL và CMOS Chương 4: Mạch logic tổ hợp Chương 5: Mạch logic tuần tự Chương 6: Mạch phát xung và tạo dạng xung Chương 7: Bộ nhớ bán dẫn 66

35 Cổng logic TTL và CMOS 67 Các họ cổng logic Họ DDL Họ DTL Họ RTL Họ TTL Họ MOS FET Họ ECL 68

36 Họ DDL DDL (Diode Diode Logic) là họ cổng logic do các diode bán dẫntạo thành. Cổng ND, OR 2 lối vào họ DDL: Bảng trạng thái +5V thể hiện nguyênlýhoạt động củacáccổng ND, OR họ DDL B D1 D2 R1 a) Cổng ND B ND OR (V) B(V) (V) (V) B(V) (V),7 B D1 D2 B 3,7 5 4,3 3,7 5 4,3 R , ,3 b) Cổng OR Theo mức điệnápvào/ra 69 Họ DDL (2) Ưu điểm củahọ DDL: Mạch điện đơn giản, dễ tạo ra các cổng ND, OR nhiềulối vào. Ưu điểm này cho phép xây dựng các ma trận diode với nhiều ứng dụng khác nhau; Tần số công tác có thểđạtcaobằng cách chọn các diode chuyểnmạch nhanh; Công suấttiêuthụ nhỏ. Nhược điểm củahọ DDL: Độ phòng vệ nhiễuthấp (V RL lớn) ; Hệ số ghép tảinhỏ. Để cảithiện độ phòng vệ nhiễutacóthể ghép nốitiếp ở mạch ra một diode. Tuy nhiên, khi đó V RH cũng bị sụt đi,6v. 7

37 Họ DTL Để thựchiệnchứcnăng đảo, ta có thểđấunối tiếpvới cáccổng DDL một transistor công tác ở chếđộkhoá. Mạch cổng như thế đượcgọilàhọ DTL (Diode Transistor Logic). Ví dụ các cổng NOT, NND thuộchọ DTL +5V +5V +5V +5V D1 4k D2 D3 2k Q 1 D1 4k D2 D3 2k Q 1 5k B D4 5k a) b) Bằng cách tương tự, ta có thể thiếtlậpcổng NOR hoặccáccổng liên hợp phứctạphơn. 71 Họ DTL (2) Ưu điểm của họ DTL: Trong hai trường hợp trên, nhờ các diode D2, D3 độ chống nhiễutrênlối vào của Q 1 đượccải thiện. Mức logic thấp tạilốira giảmxuống khoảng,2 V ( bằng thế bão hoà U CE của Q 1 ). Do I RHmax và I RLmax củabándẫn cóthể lớn hơn nhiều so với diode nênhệ số ghép tải củacổng cũng tăng lên. Nhược điểm của họ DTL: Vì tải của các cổng là điệntrở nên hệ số ghép tải(đặcbiệt đối với NH) còn bị hạn chế, Trễ truyềnlancủahọ cổng này còn lớn. Những tồntạitrênsẽ đượckhắcphụctừng phần ở các họ cổng sau. 72

38 Họ RTL Họ RTL (Resistor Transistor Logic) là các cổng logic đượccấutạo bởi các điệntrởvà transistor. Cổng NOT họ RTL Cổng NOR 2 lối vào họ RTL Bảng trạng thái (V) (V) 5,7 5 Bảng trạng thái (V) B(V) (V) 5, Họ TTL Thay các điốt đầu vào họ DTL thành transistor đa lớptiếp giáp BE ta đượchọ TTL (Transistor Transistor Logic). Mộtsố mạch TTL Mạch cổng NND Mạch cổng OR Mạch cổng collector để hở Mạch cổng TTL 3 trạng thái Họ TTL có diode Schottky ( TTL + S ) 74

39 Mạch cổng NND TTL Sơ đồnguyên lý của mạch NND TTL có thểđược chia ra thành 3 phần. Mạch đầu vào: gồm Transistor Q1, trở R1 và các diode D1, D2. Mạch này thực hiệnchức năng NND. Mạch giữa: gồm Transistor Q2, các trở R2, R4. B Q1 R1 4kΩ R2 1,6kΩ Q2 Q3 Q4 R3 3Ω D3 +Vcc B Mạch đầura: gồmq3, Q4, R3 và diode D3. D1 D2 R4 1kΩ Khi bất kỳ một lối vàoở mức thấpthìq1 đềutrở thành thông bão hoà, do đó Q2 và Q4 đóng, còn Q3 thông nên đầuracủamạch sẽ ởmức cao. Lối rasẽ chỉ xuống mức thấp khi tất cả các lối vào đều ở mức logic cao và làm transistor Q1 cấm. Diode D3 được sử dụng như mạch dịch mức điện áp, nócótácdụng làm cho Q3 cấm hoàn toàn khi Q2 và Q4 thông. Diode này nhiều khi còn được mắc vào mạch giữa collector Q2 và base củaq3. 75 Mạch cổng OR TTL Sơ đồnguyên lý của mạch NND TTL có thểđược chia ra thành 3 phần. Mạch đầu vào: gồm Transistor Q1, Q2, Q3, trở R1, R2 và các diode D1, D2. Mạch này thực hiệnchức năng OR. Mạch giữa: gồm Transistor Q4, Q5, các trở R3, R4, và diode D3. Mạch đầura: gồmq6, Q7, Q8, các trở R5, R6, R7 và diode D4. B Q1 D1 R1 4kΩ Q2 D2 R2 4kΩ Q3 R3 1,6kΩ D3 Q4 R4 1 kω Q5 R5 1,6kΩ Q6 R6 1 kω R7 13Ω Q7 Q8 Sơđồmạch điện của một cổng OR TTL 2 lốivào. D4 +Vcc Nguyên lý hoạt động củamạch vào này cũng giống vớicổng NND 76

40 Mạch cổng collector để hở Nhược điểmcủa họ cổng TTL có mạch ra khép kín là hệ số tải đầu ra không thể thay đổi, nên nhiều khi gây khó khăntrongviệckếtnốivới đầu vào của cácmạch điện tử tầng sau. Cổng logic collector để hở khắc phục được nhược điểm này. +5V R1 4kΩ R2 1,6kΩ Q1 Q2 D1 R3 1,6kΩ Q3 Hình trên là sơđồcủa mộtcổng TTL đảo collector hở tiêu chuẩn. Muốn đưa cổng vào hoạt động, cần đấuthêmtrở gánh ngoài, từ cực collector đến +Vcc. Mộtnhược điểmcủa cổng logic collector hở là tầnsố hoạt động của mạch sẽ giảmxuống do phảisử dụng điệntrở gánh ngoài. 77 Mạch cổng TTL 3 trạng thái +5V +Vcc B Q1 R1 4k R2 4k D1 R3 1,6kΩ Q3 Q4 R5 13Ω D2 R5 Q4 Lối raz cao E Q2 R4 1k Q5 Q5 78

41 Họ MOS FET Bán dẫntrường (MOS FET) cũng được dùngrấtphổ biến để xây dựng mạch điệncácloạicổng logic. Đặc điểm chung và nổibật củahọ này là: Mạch điện chỉ bao gồm các MOS FET mà không có điệntrở Dải điện thế công tác rộng, có thể từ +3 đến +15 V Độ trễ thời gianlớn, nhưng công suất tiêu thụ rất bé Tuỳ theo loại MOS FET được sử dụng, họ này đượcchiara các tiểuhọ: PMOS NMOS CMOS Cổng truyền dẫn 79 PMOS Mạch điệncủa họ cổng này chỉ dùng MOSFET có kênh dẫnloạip. Công nghệ PMOS cho phép sảnxuấtcácmạch tích hợpvới mật độ cao nhất. Hình dướilàsơđồcổng NOT và cổng NOR loại PMOS. Ởđây MOSFET Q2, Q5 đóng chứcnăng các điệntrở. V DD V DD G G S D S D Q1 Q2 = B G G G S D S D S Q3 Q4 = +B Q5 V SS D V SS a) Cổng NOT b) Cổng NOR 8

42 NMOS Mạch điệncủa họ cổng này chỉ dùng MOSFET có kênh dẫnloạin. Hình dướilàsơđồcổng NND và cổng NOR loại NMOS. Ởđây MOSFET Q1 đóng vai trò điệntrở. V DD V DD Q1 1 Q1 Q2 Q2 B Q3 Q3 B V SS V SS a) Cổng NND b) Cổng NOR 81 CMOS CMOS Complementary MOS. Mạch điệncủa họ cổng logic này sử dụng cả hai loại MOS FET kênh dẫn P và kênh dẫn N. Bởi vậycóhiện tượng bù dòng điệntrongmạch. Chính vì thế mà công suấttiêuthụ của họ cổng, đặc biệttrongtrạng thái tĩnh là rấtbé. V DD V DD S S G G S D D Q1 Q2 G D Q1 G G D D S Q2 Q3 S B Q4 a) Cổng NOT b) Cổng NND 82

43 Cổng truyền dẫn Dựa trên công nghệ CMOS, người tasảnxuấtloại cổng có thể cho qua cả tín hiệusố lẫntínhiệutương tự. Bởi vậy cổng đượcgọilàcổng truyềndẫn G Q1 Vào/Ra S D +5V Ra/Vào Vào/Ra Ra/Vào D S Q2 Điều khiển G a) Mạch điện b) Kýhiệu 83 Họ ECL ECL (Emitter Coupled Logic) là họ cổng logic có cựce của mộtsố bán dẫnnối chung với nhau. Họ mạch này cũng sử dụng công nghệ TTL, nhưng cấutrúcmạch có những điểm khác hẳn với họ TTL. Lối vào D C B Q1 Q2 Q3 R5 Q4 R6 Q5 Q6-1,29 V R8 Q7 D1 D2 Q8 Lối ra OR +Vcc Lối ra NOR Ra -,9 V R1 R2 R3 R4 RE R7 R9-1,75 V -Vcc = - 5V - 1,4 V - 1,2 V Vào a) Mạch điện nguyên lý b) Đồ thị mức vào/ra 84

44 Giao tiếp giữa cáccổng logic cơ bản Giao tiếpgiữa TTL và CMOS Giao tiếpgiữa CMOS và TTL 85 Câu hỏi 86

45 Nội dung Chương 1: Hệ đếm Chương 2: Đạisố Boole và các phương pháp biểu diễn hàm Chương 3: Cổng logic TTL và CMOS Chương 4: Mạch logic tổ hợp Chương 5: Mạch logic tuần tự Chương 6: Mạch phát xung và tạo dạng xung Chương 7: Bộ nhớ bán dẫn 87 Mạch logic tổ hợp 88

46 Nội dung Khái niệm chung Phân tích mạch logic tổ hợp Thiếtkế mạch logic tổ hợp Mạch mã hóa và giải mã Bộ hợp kênhvàphânkênh Mạch cộng Mạch so sánh Mạch tạo vàkiểmtrachẵn lẻ Đơn vị số học vàlogic (LU) Hazzards 89 Khái niệm chung Đặc điểmcơ bản củamạch tổ hợp Trong mạch số, mạch tổ hợplàmạch mà trị số ổn định của tín hiệu đầura ở thời điểm đang xét chỉ phụ thuộcvàotổ hợpcácgiátrị tín hiệu đầu vào. Đặc điểmcấutrúcmạch tổ hợp làđượccấu trúc nên từ các cổng logic. Vậy các mạch điện cổng ở chương 2 và các mạch logic ở chương 3 đềulà các mạch tổ hợp. Phương pháp biểudiễnchức năng logic Các phương pháp thường dùng để biểu diễn chức năng logic củamạch tổ hợplàhàmsốlogic, bảng trạng thái, bảng Cac nô (Karnaugh), cũng có khi biểu thị bằng đồ thị thờigiandạng xung. Đối với vi mạch cỡ nhỏ (SSI) thường biểudiễn bằng hàm logic. Đối với vi mạch cỡ vừa (MSI) thường biểudiễn bằng bảng trạng thái. 9

47 Khái niệm chung (2) Phương pháp biểudiễnchức năng logic (tiếp) Sơđồkhốitổng quát củamạch logic tổ hợp được trìnhbàyở hình vẽ. Mạch logic tổ hợp cóthể có n lối vàovà m lối ra. Mỗilốiralàmột hàmcủa các biến vào. Quanhệ vào, ra này được thể hiện bằng hệ phương trình tổng quát sau: Y = (x, x 1,, x n-1 ); Y 1 = 1 (x, x 1,, x n-1 ); Y m-1 = m-1 (x, x 1,, x n-1 ). x x 1 x n-1 Mạch logic tổ hợp Y Y 1 Y m-1 Đặc điểmnổibật củamạch logic tổ hợp là hàm ra chỉ phụ thuộc các biến vào mà không phụ thuộcvàotrạng thái củamạch. Cũng chính vì thế, trạng thái ra chỉ tồntại trong thờigiancótácđộng vào. Thể loại củamạch logic tổ hợp rất phong phú. Phạmvi ứng dụng của chúng cũng rấtrộng. 91 Phân tích mạch logic tổ hợp Định nghĩa: là đánh giá, phê phán một mạch. Trên cơ sởđó, có thể rút gọn, chuyển đổidạng thực hiệncủa mạch điện để có đượclờigiảitối ưutheomột nghĩa nàođấy. Mạch tổ hợpcóthể bao gồm hai hay nhiềutầng, mức độ phức tạpcủacủamạch cũng rất khác nhau. Thựchiện: Nếu mạch đơn giảnthìtatiếnhànhlập bảng trạng thái, viết biểuthức, rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lạimạch điện. Nếu mạch phức tạpthìtatiến hành phân đoạn mạch để viếtbiểuthức, sau đó rútgọn, tối ưu (nếu cần) và cuối cùng vẽ lạimạch điện. 92

48 Ví dụ B F = B Hình 4-4. Sơđồlogic thể hiện hàm Bảng 4-3. Bảng trạng thái mô tả hoạt động củahệ chiếusáng 93 Thiết kế mạch logic tổ hợp là bài toán ngược với bài toán phân tích. Nội dung thiếtkế đượcthể hiệntheotuầntự sau: 1. Phân tích bài toán đãchođể gắn hàm và biến, xác lậpmối quan hệ logic giữa hàm và các biến đó; 2. Lập bảng trạng thái tương ứng; 3. Từ bảng trạng thái có thể viếttrực tiếpbiểuthức đầu ra hoặc thiếtlập bảng Cac nô tương ứng; 4. Dùng phương pháp thích hợp để rút gọn, đưa hàmvề dạng tốigiản hoặc tối ưutheomongmuốn; 5. Vẽ mạch điệnthể hiện. 94

49 Các bướcthiết kế mạch tổ hợp 95 Thiết kế mạch logic tổ hợp Ví dụ: Một ngôi nhà hai tầng. Ngườitalắphai chuyểnmạch hai chiềutại hai tầng, sao cho ở tầng nào cũng có thể bậthoặctắt đèn. Hãy thiếtkế mộtmạch logic mô phỏng hệ thống đó? 1 1 B Lời giải: Hệ thống chiếusángnhư sơ đồ Biểuthứccủa hàmlà: = B+ B = B hay = B B B B Sơđồlogic thể hiện hàm V C Mạch điện củahệ thống chiếu sáng Bảng trạng thái B

50 Mạch mã hóa Mãhoálàdùngvăntự, ký hiệu hay mã để biểuthị một đối tượng xác định. Bộ mã hoá là mạch điện thao tác mã hoá, có nhiềubộ mã hoá khác nhau, bộ mã hoá nhị phân, bộ mã hoá nhị -thậpphân, bộ mã hoá ưutiênv.v. Mã nhị phân n bit có 2n trạng thái, có thể biểuthị 2n tín hiệu. Vậy để tiếnhànhmãhoán tínhiệu, cần sử dụng n bit sao cho 2n N. Mộtsố loại mã thông dụng Mã BCD và mã dư 3 Mã Gray Mã chẵn, lẻ Mạch mã hoá Mạch mã hoá từ thập phân sang BCD 8421 Mạch mã hoá ưu tiên 97 Mạch giảimã Giảimãlàmột quátrìnhphiêndịch hàm đã được gánbằng mộttừ mã. Mạch điệnthực hiệngiảimãgọilàbộ giải mã. Bộ giảimãbiến đổitừ mã thành tín hiệu ởđầu ra. Mạch giảimã Mạch giảimã7 đoạn Mạch giảimãnhị phân 98

51 Mã BCD và mã dư 3 MÃ BCD (Binary Coded Decimal) Cấutạo: dùng từ nhị phân 4 bit để mã hóa 1 kí hiệu thập phân, nhưng cách biểu diễnvẫn theothập phân. Ví dụđốivớimã NBCD, các chữ số thập phân đượcnhị phân hoá theo trọng số như nhau 2 3, 2 2, 2 1, 2 nêncó6 tổ hợpdư, ứng với các số thập phân 1,11,12,13,14 và 15. Ứng dụng: Do trọng số nhị phân củamỗivị trí biểu diễn thậpphânlàtự nhiên nên máy có thể thựchiện trựctiếp các phép tính cộng, trừ, nhân, chia theo mã NBCD. Nhược điểm chính của mãlàtồn tạitổ hợp toàn Zero, gây khó khăn trong việc đồng bộ khi truyền dẫn tínhiệu. Mã Dư-3 Cấutạo: được hình thành từ mã NBCD bằng cách cộng thêm 3 vào mỗi tổ hợpmã. Như vậy, mã không bao gồmtổ hợptoànzero. Ứng dụng để truyềndẫn tín hiệu mà không dùng cho việc tínhtoántrựctiếp. Thập phân BCD 8421 Mã Dư Mã Gray Mã Gray còn đượcgọilàmãcách1, là loạimãmàcáctổ hợp mãkế nhau chỉ khác nhau duy nhất1 bit. Loại mã này không có tính trọng số. Do đó, giá trị thậpphânđã được mãhóa chỉ đượcgiải mã thông qua bảng mã mà không thể tính theo tổng trọng số như đốivới mãbcd. Mã Gray có thểđượctổ chứctheo nhiềubit. Bởi vậy, có thểđếmtheo mã Gray. Cũng tương tự như mã BCD, ngoài mã Gray chính còn có mã Gray dư-3. Thập phân Gray Gray Dư

52 Mã chẵn, lẻ Mã chẵn vàmãlẻ là hai loại mã có khả năng phát hiệnlỗi hay dùng nhất. Để thiếtlậploạimã này ta chỉ cầnthêmmộtbit chẵn/ lẻ (bit parity) vào tổ hợp mã đã cho, nếutổng số bit 1 trong từ mã (bit tin tức+ bit chẵn/lẻ) là chẵnthìtađược mã chẵnvàngượclạitađược mãlẻ. BCD 8421 BCD 8421chẵn BCD 8421 lẻ P C P L Mạch mã hoá từ thập phân sang BCD 8421 Sơ đồkhối tổng quát của mạch mã hoá Gồm9 lốivào(biến) ứng Với các chữ số thập phântừ 1 đến 9. Lối vào zero là không cầnthiết, vì khi tấtcả các lối vào khác bằng thì lối racũng bằng. Bốnlối ra, B, C, D (hàm) thể hiện tổ hợpmãtương ứng vớimỗichữ số thập phântrênlối vào theo trọng số Sơđồkhốicủamạch mã hóa Bảng trạng thái Vào Thập phân Mạch 5 mã hoá Vào thập phân 12 8 B 4 C 2 D 1 Ra BCD 8421 Từ bảng trạng thái ta viết được các hàm ra: = 8 +9 = Σ (8,9) B = = Σ ( 4,5,6,7) C = = Σ (2,3,6,7) D = = Σ (1,3,5,7,9) Ra BCD

53 Bảng mã hoá BCD 8421 Số thập phân B C D (Y ) 1 (Y 1 ) 1 2 (Y 2 ) 1 3 (Y 3 ) (Y 4 ) 1 5 (Y 5 ) (Y 6 ) (Y 7 ) (Y 8 ) 1 9 (Y 9 ) 1 1 Bảng 4-4. Bảng mã hoá BCD 8421: 13 Mạch mã hoá từ thập phân sang BCD 8421 Căncứ hệ phương trình, ta xây dựng được mạch điệncủa bộ mã hoá. Hoặc dùng ma trậndiode (cổng OR) để xây dựng R 4 R 3 R 2 R 1 +5V Hoặc cóthểđượcviếtlại như sau (dùng định lý DeMorgan) và dùng ma trận diode (cổng ND) để xây dựng mạch: = = 8. 9 B C D = = = = = = B C D Mạch điện của bộ mã hoá dùng diode 14

54 Mạch mã hóa ưu tiên Trong bộ mã hoá vừa xét trên, tín hiệuvàotồntại độclập, (không có trường hợpcó2 tổ hợp trở lên đồng thời tácđộng). Để giải quyết trường hợp có nhiều đầu vào tác động đồng thờitacóbộ mã hoá ưu tiên. Trong các trường hợp nàythìbộ mã hoá ưutiênchỉ tiến hành mã hoá tín hiệu vào nào có cấp ưu tiêncaonhất ở thời điểmxét. Việc xác định cấp ưutiênchomỗi tínhiệu vào là do người thiếtkế mạch. Xét nguyên tắchoạt động và quá trình thiếtkế của bộ mã hoá ưutiên9 lối vào, 4 lối ra. 15 Mạch mã hóa ưu tiên(tiếp) D sẽ lấy logic 1 ứng với đầu vào là 1, 3, 5, 7, 9. Tuy nhiên, lối vào1 chỉ hiệu lựckhitấtcảcác lối vào cao hơn đều bằng ; lối vào 3 chỉ có hiệulực khi 4, 6, 8 đềubằng và tương tựđốivới 5, 7, 9, nghĩalà: 1= 1 và 2,4,6,8 bằng 3= 1 và 4,6,8 bằng D= 1 nếu 5= 1 và 6,8 bằng 7= 1 và 8 bằng 9= 1 D = Lý luậntương tự ta có: C = B = =8+9 Vào thập phân 16 Ra BCD X 1 1 X X X X X 1 1 X X X X X X X X X X X X X X X X X X X X X X 1 1 X X X X X X X X 1 1 1

55 Mạch giảimã7 đoạn Dụng cụ 7 đoạn Để hiển thị chữ số củamộthệđếmphânbấtkỳ, ta có thể dùng dụng cụ 7 đoạn. Cấu tạo củanónhư chỉở hình Các đoạn được hình thành bằng nhiều loạivật liệu khác nhau, nhưng phải cókhả năng hiển thịđược trong các điều kiện ánh sáng khác nhau và tốc độ chuyển mạch phải đủ lớn. Trong kĩ thuậtsố, các đoạn thường đượcdùnglàled hoặc tinh thể lỏng (LCD). Đốivới LED, mỗi đoạn làmột Diode phát quang và khi có dòng điện đi qua đủ lớn (5 đến 3 m) thì đoạn tương ứng sẽ sáng. Ngoài 7 đoạn sáng chính, mỗi LED cũng có thêm Diode để hiểnthị dấuphânsố khi cần thiết. LED có hai loại chính: LED nôt chung và Ktốt chung. Do đó, logic củatínhiệu điều khiển hailoạinàylàngược nhau. e a g d b Cấutạodụng cụ 7 đoạn sáng c 17 Mạch giảimã7 đoạn Mạch giải mã7 đoạn Nhiệm vụ củatalàphải thiếtkế mộtmạch logic liên hợp với 4 lối vào và 7 lốirađể chuyển mãnbcd thànhmã7 đoạn. Sơ đồkhốitổng quát củabộ giảimãnhư hình b). Từ hình a) dễ nhậnthấyrằng, đoạn a sẽ sáng khi hiển thị chữ số : hoặc 2, hoặc3, hoặc 5, hoặc 7, hoặc 8, hoặc 9. Do đó, ta có thể viết: a = (,2,3,5,6,7,8,9). Tương tự, ta có: b = (,1,2,3,4,7,8,9), c = (,1,3,4,5,6,7,8,9), d = (,2,3,5,6,8,9), e = (,2,6,8), = (,4,5,6,8,9), g = (2,3,4,5,6,8,9). IC 7447, (nốt chung), 7448 (K chung ), 4511 (CMOS) là các IC giải mãtừ NBCD sang thập phân theo phương pháp hiểnthị 7 đoạn. D C B e a g d a) Cấutạo dụng cụ 7 đoạn sáng Mạch 1 giải mã 2 7 đoạn 4 8 b a b c d e g b) Sơđồkhốicủa mạch giải mã7 đoạnsáng c 18

56 Mạch giảimãnhị phân Bộ giảimãnhị phâncòncótênlàbộ giải mã "1 từ n", bộ giảimãđịa chỉ hoặcbộ chọn địa chỉ nhị phân. Chứcnăng của nó là lựachọn duy nhấtmộtlối ra(lấy giá trị 1 hoặc ), khi tác động tới đầu vào mộtsố nhị phân. Như vậy, nếu số nhị phân là n bit (n lối vào) sẽ nhận diện được 2 n địa chỉ khác nhau (trên 2 n lối ra). Nóikhácđi, mạch chọn địa chỉ nhị phân là mộtmạch logic tổ hợp cón lối vào và 2 n lốira, nếu tác động tới đầu vào mộtsố nhị phân thì chỉ duy nhấtmộtlối rađược lựa chọn, lấy giá trị 1 (tích cực cao) hoặc (tíchcực thấp), các lốiracònlại đều không được lựa chọn, lấygiátrị hoặc1. 1 n-1 Bộ giải mã nhị phân D D 1 Sơ đồkhối củabộ giải mãnhị phân D 2n Bộ hợp kênh và phân kênh Bộ hợp kênh (MUX-Multiplexer) Định nghĩa: Bộ hợpkênhlàmạch có 2 n lốivàodữ liệu, n lối vàođiều khiển, 1 lối vàochọnmạch và 1 lốira. Tuỳ theo giá trị của n lốivàođiều khiểnmàlốirasẽ bằng một trong những giá trịởlối vào(x j ). Nếu giá trị thập phân của n lối vàođiều khiển bằng j thì Y = X j. Bộ phân kênh (DEMUX-DeMultiplexer) Định nghĩa: Bộ phânkênhlàmạch có 1 lốivàodữ liệu, n lối vàođiều khiển, 1 lối vàochọnmạch và 2 n lốira. Tuỳ theo giá trị của n lốivàođiều khiểnmàlốirathứ i (Y i ) sẽ bằng giá trị củalốivào. Cụ thể nếu gọi n lối vàođiềukhiểnlà n-1 n-2 thì Y i = X khi ( n-1 n-2 ) 2 = (i) 1. 11

57 Bộ hợp kênh (MUX-Multiplexer) Phương trình tín hiệu racủa MUX 2 n 1: Y = X ( ) + X ( ) X ( ) E n n 1 n 2 i 1 n 1 n 2 i n n 1 n 2 i X X 1 X j X 2 n -1 MUX 2 n 1 Y- Lốira X X 1 X j Y Vào điều khiển Vào dữ liệu X 2 n -1 n-1 n-2 n lốivàođiều khiển (a) Sơđồkhối Bộ hợpkênhmux 2 n 1 (b). MUX là một chuyển mạch điệntử Thựcchất, MUX là chuyểnmạch điện tử dùng các tín hiệu điều khiển ( n-1 n-2 ) để điều khiểnsự nốimạch củalốiravới 1 trong số 2 n lốivào. MUX được dùng như 1 phầntử vạn năng để xây dựng những mạch tổ hợp khác. IC là bộ MUX 8 lốivàodữ liệu - 1 lốira. E E 1 2 Vào cho phép 111 Bộ phân kênh (DEMUX-DeMultiplexer) Phương trình tín hiệu racủa DEMUX 1 2 n : E n Chọn mạch Lốivào X MUX 2 n 1 Y Y 1 Y j Y 2 n -1 X Lốivào Y Y 1 Y j Y 2 n -1 Y = X n 2 1 n 1 n 2 i Y = X n 1 n 2 i 1... Y = X n 1 n 2 i n-1 n-2 n lốivàođiều khiển (a) Sơđồkhối (b). DEMUX là một chuyển mạch điệntử Hình Bộ phân kênh DEMUX 1 2 n Bộ phânkênhcònđượcgọilàbộ giải mã 1 trong 2 n. Tạimột thời điểmchỉ có 1 trong số 2 n lốiraở mức tích cực. IC là bộ DEMUX 1 lốivàodữ liệu - 8 lốira Vào điều khiển Vào dữ liệu Vào cho phép 112

58 Mạch cộng: Mạch toàn tổng Định nghĩa: Mạch logic thựchiện phép cộng hai số nhị phân 1 bit có lốinhớđầuvào đượcgọilàmạch toàn tổng. Theo sơ đồkhốitổng quát của mạch toàn tổng và nguyên lý cộng hai số nhị phân một bit có trọng số bấtkỳ, ta có thể lập bảng trạng thái và các hàm ra S i, C i. Si = ai bi Ci 1 C i-1 C a i = abc i i i 1+ abc i i i 1+ aibc i i 1 i b C = ab + a b C i ( ) i i i i i i 1 Bảng trạng thái C i-1 a i b i S i C i C i-1 G i P i a) Mạch điện S i TT a i b i b) Ký hiệu P i C i G i S i C i 113 Mạch cộng: Mạch cộng nhị phân song song Ta có thể ghép nhiều bộ cộng hai số nhị một bit lại với nhau để thực hiện phép cộng hai số nhị phân nhiều bit. Sơ đồ khối của bộ cộng được trình bày ở dưới, được gọi là bộ cộng song song S i S 2 S 1 S C Ri Bộ toàn tổng C Vi C R2 Bộ toàn tổng C V2 C R1 Bộ toàn tổng C V1 C R Bộ toàn tổng C V b i a i b 2 a 2 Hình 4-22 Sơ đồ khối của bộ cộng nhị phân song song Để giảm bớt mức độ phức tạp của mạch, trong thực tế người ta thường sản xuất bộ tổng 4 bit. Muồn cộng nhiều bit, có thể hợp nối tiếp một vài bộ tổng một bit theo phương pháp nêu trên. Một trong những bộ cộng thông dụng hiện nay là IC này được sản xuất theo hai loại: 7483 và 7483 với logic vào, ra khác nhau. b 1 a 1 b a 114

59 Mạch so sánh Trong các hệ thống số, đặc biệt là trong máy tính, thường thực hiện việc so sánh hai số. Hai số cần so sánh có thể là các số nhị phân, có thể là các ký tự đã mã hoá nhị phân. Mạch so sánh có thể hoạt động theo kiểu nối tiếp hoặc theo kiểu song song. Trong phần này ta sẽ nghiên cứu bộ so sánh theo kiểu song song. Bộ so sánh bằng nhau Bộ so sánh bằng nhau 1 bit Bộ so sánh bằng nhau 4 bit Bộ so sánh Bộ so sánh 1 bit Bộ so sánh 4 bit (So sánh lớn hơn) 115 Bộ so sánh bằng nhau Bộ so sánh bằng nhau 1 bit Xét 2 bit a i và b i, gọi g i là kết quả so sánh. Ta có: g = ab. + ab. = a b i i i i i i i Sơ đồ logic của hàm ra bộ so sánh bằng 1 bit a b i i g i Bảng trạng thái của bộ so sánh bằng 1 bit a i b i g i Bộ so sánh bằng nhau 4 bit So sánh hai số nhị phân 4 bit = a 3 a 2 a 1 a với B = b 3 b 2 b 1 b. Có = B a 3 = b 3, a 2 = b 2, a 1 = b 1, a = b. Biểuthức đầuratương ứng là: G = g 3 g 2 g 1 g với: g = a b, g = a b, g = a b, g = a b

60 Bộ so sánh 1 bit Bảng trạng thái của mạch so sánh a i b i < = > Mạch điện của bộ so sánh 1 bit a i b < i = > Biểuthức đầura: < = > = a = = a i a i i.b.b i b i i 117 Bộ so sánh 4 bit (So sánh lớn hơn) So sánh hai số nhị phân 4 bit = a 3 a 2 a 1 a vớib = b 3 b 2 b 1 b. Có > B khi: hoặca 3 > b 3, hoặca 3 = b 3, và a 2 > b 2, hoặca 3 = b 3, và a 2 = b 2, và a 1 > b 1, hoặca 3 = b 3, và a 2 = b 2, và a 1 = b 1, và a > b. Từ đótacóbiểuthứchàmralà: a b a b a b = 3. + > a b. a b. a. b a b. a b. a b. a. b a 3 b 3 a 2 b 2 a 1 b 1 > a b Mạch điệncủabộ so sánh lớnhơn4 bit 118

61 Mạch tạo vàkiểm trachẵnlẻ Có nhiềuphương pháp mã hoá dữ liệu để phát hiệnlỗivà sửalỗi khi truyềndữ liệutừ nơi này sang nơi khác. Phương pháp đơngiảnnhất làthêmmột bit vào dữ liệu được truyền đisaochosố chữ số 1 trong dữ liệuluônlàchẵn hoặc lẻ. Bit thêm vào đó được gọilàbit chẵn/lẻ. Để thực hiện được việc truyềndữ liệutheokiểu đưathêmbit chẵn, lẻ vào dữ liệu chúng ta phải: Xây dựng sơđồtạo được bit chẵn, lẻđểthêm vào n bit dữ liệu. Xây dựng sơđồkiểm tra hệ xem đólàhệ chẵn hay lẻ với (n + 1) bit ởđầu vào (n bit dữ liệu, 1 bit chẵn/lẻ). 119 Mạch tạo bit chẵn/lẻ n bit dữ liệu Tạo bit chẵn/lẻ X o X e Sơ đồkhốitổng quát của mạch tạo bit chẵn/lẻ Xét trường hợp3 bit dữ liệud 1, d 2, d 3 Gọi X e, X là 2 bit chẵn, lẻ thêm vào dữ liệu. Từ bảng trạng thái ta thấy Xo = Xe hay Xe = Xo Và biểuthức của X và X e là Xe = d1 d2 d3 X = X = d d d o e Bảng trạng thái của mạch tạo bit chẵnlẻ Vào Ra d 1 d 2 d 3 X e X o

62 Mạch kiểm tra chẵn/lẻ n bit dữ liệu Từ bảng trạng thái của mạch kiểm tra tính chẵn/lẻ ta thấy: F e = 1 nếu hệ là chẵn (F e chỉ ra tính chẵn của hệ). F o = 1 nếu hệ là lẻ (F o chỉ ra tính lẻ của hệ). Hai hàm kiểm tra chẵn/lẻ luôn là phủ định của nhau. Mặt khác do tính chất của hàm cộng XOR, ta có: F o = d 1 d 2 d 3 X F e = F o Kiểm tra hệ chẵn/lẻ F o Bit chẵnlẻ (X o, X e ) Sơđồkhối của mạch kiểm trachẵn/lẻ F e Vào Ra d 1 d 2 d 3 X F o F e LS OI EI I I 1 I 2 I 3 I 4 I 5 I 6 I 7 54/ V CC = 14 GND = 7 122

63 Đơn vị số học và logic (LU) 4 4 Thanh ghi Thanh ghi B LU 4 Ghi trạng thái C in M (Mode) F Chọnchứcnăng F (Phép tính) 1 Sơđồkhối của LU 4 bit Đơn vị số học và logic (rithmetic Logic Unit) là một thành phầncơ bản không thể thiếu được trong các máy tính. Nó bao gồm2 khối chính là khối logic và khối số học vàmộtkhối ghép kênh. Khối logic: Thựchiện các phép tính logic như là ND, OR, NOT, XOR. Khốisố học: Thựchiện các phép tính số họcnhư là: cộng, trừ, tăng 1, giảm Hazzards/Glitch Hazard còn được gọilàsự "sai nhầm", hoạt động lúc được lúc không củamạch logic. Sự "sai nhầm" nàycóthể xảy ratrongmộtmạch điện hoàn toàn không bị hỏng linh kiệnlàmchomạch hoạt động không có sự tin cậy. Hiệntượng của Hazard trong mạch tổ hợp cóthể gặplà: - Hazard chỉ xuất hiện mộtlần và không bao giờ gặplạinữa. - Hazard có thể xuất hiện nhiềulần(theomột chukỳ nào đó hoặc không theo một chukỳ nào). - Hazard có thể do chính chức năng củamạch điệngâyra. Đây là trường hợp khó giải quyết nhất khi thiết kế. 124

64 Hazzards Bảnchấtcủa hazzards Do sự chạy đua giữa các tín hiệu VD: demo trên Logicworks Phân loạihazzard Hazzard tĩnh : Đầurachỉ xuống hoặc1 mộtlần Hazzard động : Đầuracóthể thay đổi nhiều hơn 1 lần 125 Nội dung Chương 1: Hệ đếm Chương 2: Đạisố Boole và các phương pháp biểu diễn hàm Chương 3: Cổng logic TTL và CMOS Chương 4: Mạch logic tổ hợp Chương 5: Mạch logic tuần tự Chương 6: Mạch phát xung và tạo dạng xung Chương 7: Bộ nhớ bán dẫn 126

65 Mạch logic tuầntự 127 Nội dung Khái niệm chung và mô hình toán học Phần tử nhớ củamạch tuần tự Phương pháp mô tả mạch tuần tự Phân tích mạch tuần tự Thiếtkế mạch tuầntự Mạch tuần tựđồng bộ Mạch tuần tự không đồng bộ Hiệntượng chu kỳ và chạy đua trong mạch không đồng bộ Mộtsố mạch tuầntự thông dụng 128

66 Khái niệm chung và mô hình toán học Khái niệm chung Mạch logic tuần tự hay còn gọi làmạch dãy - Sequential Circuit. Hoạt động củahệ nàycótínhchấtkế tiếp nhau, tứclàtrạng thái hoạt động của mạch điện không những phụ thuộctrựctiếp lốivàomàcònphụ thuộcvàotrạng thái bên trong trước đócủa chính nó. Nói cách khác các hệ thống này làm việc theo nguyên tắc cónhớ. Mô hình toán học Z = (Q, X) X - tập tínhiệuvào. Q - tập trạng thái trong trước đó củamạch. W - hàm kích. Z - các hàm ra Biểu diễn khác: Z = (Q(n), X); Q (n +1) = (Q(n), X) Q(n +1): là trạng thái tiếp theocủamạch. Q(n): là trạng thái bên trong trước đó. x 1 x 2 x i Mạch tổ hợp Q 1 Q l W 1 W k Mạch nhớ Sơđồkhốicủa mạch tuầntự. z 1 z 2 z j 129 Trigơ Phầntử nhớ củamạch tuần tự Định nghĩa: Trigơ là phầntử có khả năng lưutrữ (nhớ) một tronghaitrạng thái và 1. PR Cấu trúc Trigơ có từ 1 đếnmột vàilốiđiềukhiển, có hai lối ra luôn luôn ngược nhaulàq và Q. Tuỳ từng loại trigơ Các có thể có thêm các lối vàolập (PRESET) và lối vào lối vào xoá (CLER). Ngoài ra, trigơ còn có lối vàođồng bộ điều TRIGƠ (CLOCK). Hình bên là sơ đồkhối tổng quát của trigơ. khiển Phân loại: Clock Theo chức năng làm việc của củacáclối vàođiều khiển: CLR Trigơ 1 lốivàonhư trigơ D, T; Trigơ 2 lốivàonhư trigơ RS, trigơ JK. Theo phương thức hoạt động thi ta có hai loại: Trigơ không đồng bộ Trigơđồng bộ, có hai loại: trigơ thường và trigơ chính-phụ (Master-Slave). Q Q TRIGƠ TRIGƠ D TRIGƠ T TRIGƠ RS TRIGƠ JK KHÔNG ĐỒNG BỘ ĐỒNG BỘ LOẠI THƯỜNG CHÍNH - PHỤ 13

67 Trigơ RS (1) Trigơ RS là loại có hai lối vào điều khiển S, R. Chân S gọilàlốivào"lập" (SET) và R đượcgọi làlối vào "xoá" (RESET). Sơđồkhối: R Q S Q S Q R Q S C S Q Sơ đồnguyên lý của trigơ RS và RS đồng bộ Bảng TT của trigơ RS S R Q k Mod hoạt động Q Nhớ 1 Xóa 1 1 Lập 1 1 X Cấm R R Bảng TT của trigơ RS đồng bộ cổng NND C S R Q k Mod hoạt động X X Q Nhớ 1 Q Nhớ 1 1 Xóa Lập X Cấm Q 131 Trigơ RS (2) Tri gơ RS không đồng bộ Bảng trạng thái Bảng Các nô Q R S Q k X X Q RS X X Đồ hình trạng thái R S Q Q Biểu thức K Q =S+R.Q RS = (dieu kien de tranh to hopcam) 132

68 Trigơ RS (3) Tri gơ RS không đồng bộ R Q S Q Bảng trạng thái Q R S Q k X X Đồ thị dạng xung S R Q t 1 t 2 t 3 t Trigơ RS (4) Tri gơ RS đồng bộ Đồ thị dạng xung Bảng trạng thái Bảng TT của trigơ RS đồng bộ cổng NND C S R Q k Mod h.động X X Q Nhớ 1 Q Nhớ 1 1 Xóa Lập X Cấm CS=1 (lập) CR=1 (xóa) CRS=1 (không xác định) 134

69 Trigơ D Trigơ D là loạitrigơ có một lối vào điều khiển D. Biểu thức: Q k = D, mỗi khi xuất hiện xung nhịp C. Sơđồkhối: Bảng trạng thái Đồ hình trạng thái Q D Q k Ứng dụng: thường dùng làm bộ ghi dịch dữ liệu hay bộ chốt dữ liệu. 135 Trigơ T Trigơ T là loại trigơ có môt lốivàođiềukhiển T. Mỗi khi có xung tới lối vào T thì lối raq sẽ thay đổi trạng thái. Biểuthức: K Q =TQ+TQ=T Q Sơ đồkhối: Bảng trạng thái T Q Q k Bảng trạng thái rút gọn T Q k Q 1 Q_ Đồ hình trạng thái 136

70 Trigơ JK (1) Trigơ JK là loạitrigơ có hai lối vào điều khiển J, K. Ưu điểm hơn trigơ RS là không còn tồn tạitổ hợp cấm bằng các đường hồitiếp từ Q về chân R và từ Q về S. Trigơ JK còn có thêm đầu vào đồng bộ C. Trigơ có thể lập hay xoá trong khoảng thờigianứng vớisườn âmhoặcsườn dương của xungđồng bộ C. Ta nói, trigơ JK thuộcloại đồng bộ. 137 Trigơ JK (2) Bảng TT đầy đủ J K Q Q k J C K U5 NND_3 U6 NND_3 Bảng TT rút gọn J K Q k Q Q U7 NND_2 U8 NND_2 J K Q Q_ U1 NND_2 U2 NND_2 U3 NND_2 U4 NND_2 Bảng TT của trigơ JK đồng bộ C J K Q k X X Q Q Q Q Q_ 138

71 Bảng hàm kích thích củacácloạitrigơ Q Q k S R J K T D X X X X X X Trigơ Chính-Phụ (Master-Slave) Do các loạitrigơđồng bộ trên đều hoạt động tạisườn dương hay sườn âmcủa xung nhịp nên khi làm việc ở tần số cao thì lối ra Q không đáp ứng kịp vớisự thay đổicủa xung nhịp, dẫn đến mạch hoạt động ở tình trạng không đượctin cậy. Lốiracủatrigơ MS thay đổitạisườn dương và sườn âmcủa xungnhịp, nên cấu trúc củanógồm 2 trigơ giống nhau nhưng cựctínhđiều khiển của xung Clock thì ngược nhau để đảm bảosaochotạimỗisườn của xung sẽ có một trigơ hoạt động. 14

72 Lối vào không đồng bộ củatrigơ Các lốivàodữ liệu thông thường củatrigơ như D, S, R, J hoặck lànhững lối vào đồng bộ Các trigơ còn có thêm 2 đầu vào không đồng bộ, các lốinàytácđộng trực tiếp lên các lối ra mà không phụ thuộc vào xung Clock Các lốivàonàythường đượckýhiệu là: PRE (lập) và CLR (R -xóa) hoặc PRE và CLR (R) 141 Một số IC Trigơ thông dụng Trigơ JK: IC 54/7473- IC này gồm haitrigơ JK có lối vào xóa và không có lối vào lập hoạt độngtạisườn âmcủa xung Clock Trigơ D: IC 54/7474- IC này gồm haitrigơ D có lối vào xóa và lối vào lập, hoạt động tạisườn dương củaxungclock Trigơ JK: IC 54/7476- IC này gồm haitrigơ JK có lối vào xóa và lối vào lập, hoạt động tạisườn âmcủa xung Clock. Q1 Q Q 2 Q 1 Q2 2 Q 1 142

73 Phương pháp mô tả mạch tuầntự Phương trình logic (hay phương pháp đạisố) Dùng các phương trình logic để mô tả trạng thái và đầu ra. Bảng trạng thái Bảng chuyển đổitrạng thái Bảng tín hiệu ra Đồ hình trạng thái Mô hình Mealy thực hiện ánhxạ Mô hình Moore Đồ thị dạng xung 143 Bảng trạng thái (1) Bảng chuyển đổi trạng thái Bao gồm các hàng và các cột Các hàng ghi các trạng thái trong các cột ghi các giá trị của tín hiệu vào. Các ô ghi giá trị các trạng thái trong kế tiếpmàmạch sẽ chuyển đến ứng với các giá trịởhàng và cột Trạng thái trong V S V1 V2. Tín hiệu vào Vn Trạng thái kế tiếp Qk S 1 S 2.. S n 144

74 Bảng trạng thái (2) Bảng tín hiệura Các hàng củabảng ghi các trạng thái trong Các cột ghi các tín hiệu vào. Các ô ghi giá trị của tín hiệuratương ứng. Trạng thái trong V S V 1 V 2 Tín hiệu vào. V n Tín hiệu ra S 1 S 2 : : S n 145 Đồ hình trạng thái Đồ hình trạng thái là hình vẽ phản ánh quy luật chuyển đổi trạng thái và tình trạng các giá trị ởlối vào và lối ra tương ứng của mạch tuầntự. Đồ hình trạng thái là một đồ hình có hướng gồmhaitập: M - Tập cácđỉnh và K - Tập các cung có hướng. Mô hình Mealy Mô hình Moore Q D Q k

75 Phân tích mạch tuầntự -Lýthuyết Viết chương trình logic: Viết chương trình logic cho lối vàođồng bộ, chỉ ra điểukiện chuyển trạng thái của các phần tử nhớ. Xác định hàm ra: Tìm hàm kích thích: Căn cứ loại TG để tìm kích thích, phương trình chuyển đổi trạng thái (chính là phương trình đặc trưng củatg đã cho). Phương trình chuyển đổitrạng thái: Xác định số tổ hợp trạng thái và thay các tổ hợp này vào các phương trình kích thích, phương trình chuyển đổi trạng thái để tính bảng chuyển đổi trạng thái. Vẽđồhình trạng thái dướidạng nhị phân hoặcdạng rút gọn Vẽđồthị dạng xung gồm: Xung đồng hồ, Xung của mỗi biến trạng thái, Xung ra. Viết c.trình logic Xác định hàm ra Tìm hàm kích thích Pt chuyển đổitt Đồ hình trạng thái Đồ thị dạng xung Các bước phân tích mạch tuầntự 147 Phân tích mạch tuầntự -Vídụ Bước1: Sơđồcó hai đầu vào là tín hiệu X và xung nhịp Clock. Có mộttínhiệu Z ra, mạch sử dụng hai phầntử nhớ là hai trigơ JK (Q và Q 1 ). Bước2:Xác định đầu vào, đầura và số trạng thái trong của mạch. Mạchnàycóthểđượcbiểudiễn bằng một hộp đen cóhaiđầu vào và một đầura. Do mạch đượccấutạo bằng hai trigơ nên số trạng thái có thể có của mạch là 4. Cụ thể là:q 1 Q =, 1, 1 và

76 Phân tích mạch tuầntự -Vídụ Bước3:Xác định phương trình hàm ra và hàm kích cho trigơ. Từ sơ đồtrên ta tìm được: Phương trình hàm ra: Z = C Q 1 Q Phương trình hàm kích J = Q 1 ; K = 1 J 1 = ; K 1 = Q X Q = X + Q Bước4.Bảng chuyển đổitrạng thái Phương trình đặctrưng củatrigơ JK là Phương trình chuyển đổitrạng thái: Q = J Q + K Q = Q Q Q k = J Q + K Q k 1 k 1 = = = 1+ 1 Q J Q K Q Q Q X Q Q Q Q XQ Q 149 Phân tích mạch tuầntự -Vídụ S S S S Trạng thái hiện tại Q Q Trạng thái kế tiếp X = Q Q X = 1 Q Q Bảng chuyển đổitrạng thái Tín hiệu ra X = Z Bước5:Đồ hình trạng thái. 1 X = 1 Z 1 15

77 Phân tích mạch tuầntự -Vídụ Bước6: Chứcnăng củamạch: Trên đồ hình trạng thái ta thấy cóhaiđường chuyển đổitrạng thái là S S1- S2 S-- và S S1- S3 S--. Theo đường S S1- S2 S-- thì tín hiệu ra Z = 1 sẽđược đưa racùngthời điểm có xung nhịp thứ 3. Theo đường S S1- S3 S-- thì không có tín hiệu ra (Z = ). Do vậy tasẽ phân tích theo con đường thứ nhất S S1- S2 S-- : Sự chuyển đổitrạng thái đầu tiêntừ S S1 chỉ nhờ tác động của xung nhịp mà không phụ thuộc vào trạng thái củax. Chuyển đổitrạng thái thứ hai từ S1 S2 nhờ tác động của xung nhịp vàsự tác động củatínhiệu vào X = 1. Còn sự chuyển đổitrạng thái thứ ba từ S2 S chỉ nhờ tác động của xung nhịp mà không phụ thuộc vào tín hiệu vào Thiết kế mạch tuần tự -Lýthuyết Bài toán ban đầu: Nhiệm vụ thiết kếđượcmôtả bằng ngôn ngữ hoặcbằng lưu đồ thuật toán. Hình thức hoá: Từ các dữ kiện đề bài cho mà ta mô tả hoạt động củamạch bằng cách hình thức hoá dữ kiệnban đầu ở dạng bảng trạng thái, bảng ra hay đồ hình trạng thái. Sau đó rútgọn các trạng thái của mạch để có được số trạng thái trong ít nhất. Mã hoá trạng thái: Mã hoá tín hiệuvàora, trạng thái trong để nhận được mãnhị phân (hoặccóthể là các loại mã khác) có tập tínhiệuvàolàx, tậptín hiệu ralày, tậpcáctrạng thái trong là Q. Bài toán ban đầu Hình thứchoá Mã hoá trạng thái Hệ hàm củamạch: Xác định hệ phương trình logic củamạch và tối thiểu hoácác phương trình này. Nếumạch tuần tự khi thiết kế cần dùng các trigơ và mạch tổ hợp thìtuỳ theo yêu cầu màtaviết hệ phương trình cho các lối vào kích cho từng loại trigơđó. Xây dựng sơđồ: Từ hệ phương trình của mạch đãviết được taxâydựng mạch điện thựchiện. Hệ hàm của mạch Sơđồ Các bước thiết kế mạch tuầntự 152

78 Thiết kế mạch tuần tự -Vídụ Bài toán :Thiếtkế mạch điều khiển đèn đường Hình thức hóa và mã hóa Ký hiệu trạng thái các đèn ( sáng: 1, tắt ) Tính toán số trạng thái Vẽ sơ đồtrạng thái Mã hóa trạng thái Xây dựng bảng sự thật Xây dựng hàm Từ bảng sự thật, rút gọnvàxâydựng hàm Xây dựng sơđồmạch Xây dựng sơđồmạch từ các phương trình đại số logic. 153 Mạch tuầntựđồng bộ Bước1:Xác định bài toán, gán hàm và biến, tìm hiểu mối quan hệ giữa chúng. Bước2:Xây dựng đồ hình trạng thái, bảng chuyển đổi trạng thái và hàm ra. Bước3:Rút gọn trạng thái (tốithiểu hoátrạng thái). Bước4:Mã hoá trạng thái. Nếusố lượng trạng thái trong là N, số biến nhị phân cần dùng là n thì n phải thoả mãn điều kiện: n log2n. Bước5:Xác định hệ phương trình của mạch. Có hai cách xác định: + Lậpbảng chuyển đổi trạng thái và tín hiệu ra, từđó xác định các phương trình kích cho các trigơ. + Dựatrựctiếp vàođồ hình trạng thái, viếthệ phương trình Ton, To của các trigơ và phương trình hàm ra. Bước6:Vẽ sơđồthựchiện. 154

79 Mạch tuầntự không đồng bộ Bước1: Xác định bài toán, gán hàm và biến, tìm hiểu mối quan hệ giữa chúng. Bước2:Xây dựng đồ hình trạng thái, bảng chuyển đổitrạng thái và hàm ra. Bước3:Rút gọn trạng thái (tốithiểu hoátrạng thái). Bước4:Mã hoá trạng thái. Nếusốlượng trạng thái trong là N, số biến nhị phân cần dùng là n thì n phảithoả mãn điềukiện: n log2n. Do mạch không đồng bộ hoạt động không có sự tác động củaxungnhịp cho nên trong mạch thường có các hiện tượng chạy đua làm cho hoạt động của mạch bị sai, vì vậy khi mã hoá trạng thái phải tránh hiện tượng này. Bước5:Xác định hệ phương trình của mạch. Có hai cách xác định: + Lậpbảng chuyển đổi trạng thái và tín hiệu ra, từđóxácđịnh các phương trình kích cho các trigơ. + Dựatrựctiếp vàođồ hình trạng thái, viếthệ phương trình Ton, To củacác trigơ và phương trình hàm ra. Cả hai cách này đềucódạng phương trình: Phương trình củamạch chỉ dùng NND. Phương trình củamạch dùng trigơ RS không đồng bộ và các mạch NND. Phương trình củamạch dùng các loại trigơ khác. Bước6:Vẽ sơđồthựchiện. 155 Các cách thiết kế mạch tuầntự Cách 1: Dựa vàobảng chuyển đổitrạng thái. Ký hiệu :, B, N là các biến nhị phân dùng để mã hoá các trạng thái trong của mạch. X1, X2 Xm là các tín hiệu vàođã đượcmãhoánhịphân. Z1, Z2 Zm là các tín hiệu rađã đượcmãhoánhịphân. Dựavàobảng chuyển đổitrạng thái xác định hệ phương trình: k = (, B, N, X1, X2 Xm ) Bk = B (, B, N, X1, X2 Xm ) Nk = N (, B, N, X1, X2 Xm ) Z1 = g1 (, B, N, X1, X2 Xm ) Z2 = g2 (, B, N, X1, X2 Xm ) Zn = gn (, B, N, X1, X2 Xm ) Tối thiểuhoáhệ hàm và viết phương trình ở dạng chỉ dùng NND. 156

80 Các cách thiết kế mạch tuầntự Cách 2: Dựatrựctiếpvàođồ hình trạng thái Cho đồ hình trạng thái củamạch có tậptínhiệu vàov, tập tín hiệurar, tậptrạng thái trong S (chưa mã hoá nhị phân). Các bước thiếtkế Mã hoá tín hiệu vàov, tínhiệurar, trạng thái trong S để chuyển thành mạch dạng nhị phân có các tập tín hiệu vàox, tínhiệuray, trạng thái trong Q. Xác định hệ phương trình tín hiệu ra: Yi = i (X, Q). Phương trình này đượcxácđịnh trên các cung vớimôhìnhkiểu Mealy, trên các đỉnh với mô hình kiểu Moore. Tốithiểu các hàm này. Xác định hệ phương trình hàm kích cho các trigơ và tốithiểu hoá nó. Sau đây giớithiệuthuậttoánxácđịnh phương trình lối vào kích cho các trigơ từ đồhình trạng thái. Đối với trigơ Qi bấtkỳ sự thay đổitrạng thái từ Qi đến Qkichỉ có thể có 4 khả năng. 157 các cung biểudiễn sự thay đổi từđến được ký hiệunhư sau: là () 1 1 (là 1) 1 là (2) 1 là (3). Thuật toán xác định phương trình lối vàokích n 1 cho trigơ Qi loại D. Q + = D D = Q + i n 1 i = tuyểntất cả các cung đitới đỉnh có Qi = 1. = các cung loại (2), kể cả khuyên tại đỉnh đó tứclàcungloại 1 = (1) và (2) i 158 i

81 Ví dụ Thiếtkế bộ đếm đồng bộ có Mđ = 5 ' Q 1 ' ' ' QQQ QQ ' ' 2 1 ' Q 1 Hình Đồ hình trạng thái Bảng Bảng mã hóa trạng thái \ Bảng Bảng chuyển đổitrạng thái Bảng Bảng Các nô tìm hàm ra 159 Ví dụ dùng trigơ D Nhìn vào đồ hình trạng thái ta thấy: Q3 = 1 tại đỉnh (4), Q2 = 1 tại đỉnh (2), (3), Q2 = 1 tại đỉnh (1), (3). D3 = Các cung đi đến đỉnh (4) = (3) = QQQ D2 = Các cung đi đến đỉnh (2), (3) = (1) + (2) = D1 = Các cung đi đến đỉnh (1), (3) = () + (2) = QQQ + Q QQ QQQ+ Q QQ Từđótalập bảng Các nô để tốithiểu hóa hàm Di 16

82 Ví dụ trigơ D Q 2 Q 1 Q Q 2 Q 1 Q x x x 1 x x x D 3 = Q 2Q 1 Q 2 Q Q D2= Q 2.Q1+ Q 2.Q1= Q1 Q2 B?ng 5-2. B?ng Các nô tìm hàm kích 1 x x x D1= Q 1.Q3 D3 = Q2Q3 D2 = D1 = Q 2 Q3 + Q2 Q3 = Q2 Q3 Q 1 Q Định nghĩahiệntượng chu kỳ: Hiện tượng chu kỳ là hiệntượng tạimộttổ hợp tínhiệu vàonàođó, mạch liên tục chuyển từ trạng thái này sang trạng thái khác theo một chukỳ kín. Nghĩalàtrongquátrìnhđó không có trạng thái nào ổn định. Do vậy, khi thay đổi tín hiệu vào không xác định đượcmạch đang ở trạng thái nào trong dãy trạng thái nói trên. X X+ X X+ X 162

83 Hiện tượng chạy đua trong mạch không ĐB Định nghĩa: Hiện tượng chạy đua trong mạch không đồng bộ là hiệntượng: do tính không đồng nhất của các phần tử nhị phân dùng để mã hoá trạng thái, vì mạch hoạt động không đồng bộ, khi mạch chuyểntrạng thái từ Si Sj mạch có thể chuyểnbiếntrạng thái theo những con đường khác nhau. Nếu trạng thái cuối cùngcủanhững con đường đó làổn định và duy nhất thì chạy đua không nguy hiểm. Ngược lại, chạy đua nguy hiểmlànhững cách chuyển biến trạng thái khác nhau đócuối cùngdẫn đến các trạng thái ổn định khác nhau, có thể tớitrạng thái khoá và không thoát ra được. 163 Một số mạch tuầntự thông dụng Bộđếm Bộ ghi dịch 164

84 Bộ đếm Định nghĩa : Bộđếmlàmộtmạch tuần tự tuần hoàn có mộtlối vào đếm và mộtlối ra, mạch có số trạng thái trong bằng chính hệ số đếm (ký hiệu là Md). Dưới tácdụng của tínhiệu vào đếm, mạch sẽ chuyển từ trạng thái trong này đếnmộttrạng thái trong khác theo mộtthứ tự nhất định. Cứ sau Md tín hiệu vào đếmmạch lại trở về trạng thái xuất phát ban đầu. Bộ đếm được dùngrấtnhiềutrongcácdụng cụđolường chỉ thị số, các máy tính điệntử. Bấtkỳ hệ thống số hiện đạinàođềusử dụng các bộ đếm. Xd/ Xd/ Xd/ Xd/ Xd/ X d/ X d/ X d/ X d/ X d/1 165 Phân loại bộđếm Theo sự chuyển đổitrạng thái: Bộ đếm đồng bộ (Synchronous): Các trigơđềuchịutácdụng điều khiển củamột xung đồng hồ duy nhất Bộ đếm không đồng bộ (synchronous): có trigơ chịutácdụng điều khiểntrựctiếpcủa xung đếm đầu vào, nhưng cũng có trigơ chịutácdụng điều khiển của xung ởđầuracủatrigơ khác. Theo hệ sốđếm Bộ đếmnhị phân Bộ đếmthập phân Bộ đếm N phân Theo xung đếm Bộ đếmthuận (Up counter) hay còn gọilàbộđếmtiến Bộ đếm nghịch (Down counter) hay còn gọilàbộđếmlùi Bộ đếmthuận nghịch 166

85 Một số IC đếm Tên IC Mô tả Gồm 4 trigơ JK mắc thành hai bộ đếm không đồng bộ mod 2 và mod 6 độclập. Gồm 4 trigơ JK mắc thành hai bộ đếm không đồng bộ mod 2 và mod 8 độclập. Bộđếmthuậnnghịch (UP/DOWN) thập phân Bộđếmthuậnnghịch (UP/DOWN) nhị phân 4 bit Bộđếmthuậnnghịch (UP/DOWN) thập phân Bộđếmthuậnnghịch (UP/DOWN) nhị phân 4 bit Gồmhaikhốigiống hệt nhau, mỗikhối gồm 4 trigơ JK mắc thành hai bộ đếm không đồng bộ mod 2 và mod 5 độclập Đặctính Preset đồng bộ và không Clear Preset đồng bộ và không Clear Preset đồng bộ và Clear Preset đồng bộ và Clear 167 IC 74192, Trong các bộ đếm này, khi thứchiện đếmthuận thì xung Clock được nối với CLK-UP, còn chân CLK-DOWN được nối với logic 1; khi đếm nghịch thì ngược lại. Các chân CRRY (nhớ) và BORROW (mượn) có logic 1 và nó sẽ chuyển mứcthấp khi tràn mứchoặcdưới mức. Chân LOD = có thể nạpdữ liệu vào bộ đếm. 168

86 IC 749, 7439 Nó bao gồm4 trigơ cung cấpbộđếmgồmhaimod đếm: Mod 2 và Mod 5. Các bộ đếm Mod 2 và Mod 5 có thểđượcsử dụng mộtcáchđộclập. Trigơ thực hiện đếmmod 2, Trigơ B, C, D thựchiện đếmmod 5. IC 7439 là bản kép (dual) của IC 7492, 7493, IC 74293, Nó bao gồm4 trigơ cung cấpbộđếmgồmhaimod đếm: Mod 2 và Mod 6 hoặc mod 8. Trigơ thực hiện đếmmod 2, Trigơ B, C, D thựchiện đếmmod 5. Hoạt động của những bộ đếmnàygiống như IC 749, chỉ khác là không có các lối vàolập và Mod 6 không đếmtheotrìnhtự nhị phân. Các IC này thường không dùng làm các bộ đếm mà dùng làm bộ chia tần 17