FX18 DDR0/DDR1. PCIe/SD/SPI/CONFIG

Similar documents
Power USB I/F. USB->Uart AX309. Power LED :25:33 I:\AX\AX309\2.0\1_POWER.SchDoc VBUS VBUS D- D+ Fuse VCC GND D3V3 U

DOCUMENT NUMBER PAGE SECRET

ADC IF1_P IF1_N INT_OSC_EN INT_OSC_EN ADC_PWDN ADC_PWDN INT_OSC_EN ADC_PWDN UC_CTRL[1-2] UC_DATA[0-7] FPGA_PROG[1-5] RF_POWER_DET

Mounted: No OSC5. positive frequency shift. C138 GND. 25MHz OSC1 C nF 50V X7R GND 50V X7R 0603 GND P3V3 P3V3 R78 R77. 10k. 10k 0.1W 0.

1 INDEX & POWER, RESET 2 RF, SERVO & MPEG - MT1389E 3 MEMORY - SDRAM, FLASH/EEPROM 4 VIDEO OUT 5 AUDIO DAC WMA8766

Generated by Foxit PDF Creator Foxit Software For evaluation only.

FPGA BANK1 MEMORY 0 VCC = 1.8V FPGA BANK 4 FPGA BANK 5. Imager Banks MEMORY 1 VCC = 1.8V VCC = 3.3V. Imager Control, Camera Link, and Misc Cypress FX3

Discovery Guide. Beautiful, mysterious woman pursued by gunmen. Sounds like a spy story...

Virtex 5 FF1760 DUT. Differential SMA Clocks 2X D. Single Ended Socket Clocks 2X. Upstream Connector. Upstream. Power Bus and Switches 5V

PCLKS SYNCHS PDATS[3:0] PCODES[3:0] STATCLKS CMDCLKS PCLKW SYNCHW PDATW[3:0] PCODEW[3:0] Sheet_2 CMDCLKS STATCLKW CMDDATW STATDATW PDACK[1:0]

CAPACITIVE LOADS ALL UNUSED I/O'S 10pF LOADS PAGES AFXII RING PAGES 8-10 PAGE 5 FF1738 PAGE 4 XGI. DDR2 MEMORY 64 bit wide 128MB MHz

3V3 DECOUPLING DS90LV018A MCLKTON 4U7/10V +/-10% C196 +/-10% LCLK1IN+ NMCLKTON SK18 74LS123 MULTI +/-5% C N C94 10N

Virtex 5 FF1136 DUT. Single Ended Socket Clocks 2X. Differential SMA MGT Clocks 2X D. Differential SMA Clocks 2X. Upstream Connector.

PS2_B_CLOCK PS2_B_DATA PS2_A_CLOCK PS2_A_DATA UART_C_RXD UART_B_RXD UART_A_RXD UART_C_TXD UART_B_TXD UART_A_CTS UART_A_TXD UART_A_RTS GPIO[0:31]

LO_TX LO_TX MIXER_OUT MIXER_OUT VCC5V VCC5V VCC3V3 VCC3V3 VCC5V_TX VCC5V_TX VCC5V VCC5V VCC12V_TX VCC12V_TX VCC3V3 VCC3V3 AGND

SERVICE MANUAL BG3R TRINITRON COLOR TV CHASSIS. KV-AR25M60 RM-995 Thailand. KV-AR25N90 RM-996 Philippines KV-AR25M80 RM-995 ME KV-AR25M66 RM-993 GE

Headers for all pins sorted by pin no. (unpopulated) TSX-1001 Cortex-M0. Oscillator 44MHz

FX2-CLKIN FX2-CLKIO FX2-CLKOUT LAN_PORT4-5 LAN_PORT7-8 LAN_GND. +5V_PoE. PoE_GND

Quickfilter Development Board, QF4A512 - DK

Virtex 5 FF1738 DUT. Single Ended Socket Clocks 2X. Differential SMA Clocks 2X. Differential SMA MGT Clocks 2X D. Upstream Connector.

M13 M14 FQP FFP VC1 VC2 VC3 MIX ATNEXPOT ADSR1 BM-VCF FAH1 FAW1 H W ATNEXPOT LFO FAH2 FAW2 H W +10VR FFP BP FQP FAH1 FAW1 FAH2 FAW2 R2 100K M15

NOTE: please place R8 close to J1

J1B B1 B3 B5 B7 B9 B11 B13 B15 B17 B19 B21 B23 B25 B27 B29 B31 B33 B35 B37 B39 B41 B43 B45 B47 B49 B51 B53 B55 B57 VCC VCC USB_DET

PCB NO. DM205A SOM-128-EX VER:0.6

KEB INVERTER L1 L2 L3 FLC - RELAY 1 COMMON I1 - APPROACH CLOSE 0V - DIGITAL COMMON FLA - RELAY 1 N.O. AN1+ - ANALOG 1 (+) CRF - +10V OUTPUT

MT9V128(SOC356) 63IBGA HB DEMO3 Card

Intel Edison. 7V to 15V Brick Power Supply. 4.4V power supply and battery recharger UART 1 USB 0TG. EDISON BREAKOUT BOARD Title Title page

H-LCD700 Service Manual

core Tiny6410.sch DM9000 DM9000-etc.sch AC97 AC97-etc.sch USB HUB USB-HUB.sch Tiny6410SDK 1103

PRISON POLICY INITIATIVE ANNUAL REPORT

Design Overview. Page 2 Power,Flash,SDcard User switch,reset switch. Page 3 Ethernet. Page 4 Audio. Page 5 USB. Page 6 JTAG,BOOTSW,LED,Header

Gwinnett has an amazing story to share, spanning 200 years from 1818 until today.

B1 AC V+ J2 120V J5V AC_HI -V_RLY A_ON +V DGND A_ON2 J1 230V uF/25V AC_LO J3 120V AC V- 2KPB06M DW G-S-290 R1 499R TE ND J ON

All use SMD component if possible

kind read i i i i i i

Revisions. 2 Notes. 4 FXLC95000CL / MCU Circuit 5 Power and Battery Charger Circuit. KITFXLC95000EVM Drawn by:

RENEWABLE IDEA LESSON PLANS

CLKOUT CLKOUT VCC CLKOUT RESOUT OSCOUT ALE TEST AD0 66 AD2 INT0 INT0 AD INT1 AD INT2/INTA0 AD5 AD7 AD7 INT AD8 AD8 AD10

Trade Patterns, Production networks, and Trade and employment in the Asia-US region

SVS 5V & 3V. isplsi_2032lv

XBee Interface Board XBIB-U-DEV TH/SMT Hybrid

CP2102 TESTAMATIC SYSTEMS POWER 5V TO 3.3V SECTION PINOUT CHECK DECOUPLING CAPACITORS. Btype USB connector TSPL_PPS_1 2.2

AVCC R311 IOA 10K R K PWMOUT2 RVCCIN C327 LDO-AVCC RST AGNDX AVDDP AGNDP 65 VCON RVCCIN AGNDF 66 AVDDF 67 AGNDX 68 AVDDM RFVCC 69 COSPHI

SM XBEE MODULE XBEE SMT MODULE NC GND GND RF_SELECT VCC COMM/AD0/DIO0 AD1/DIO1 DOUT/DIO13 AD2/DIO2 DIN/CONFIG/DIO14 DIO12 AD3/DIO3 RESET RTS/DIO6

DB46 Top Level U_PSU PSU.SCHDOC. U_DB_Common DB_Common. U_Bypass_Board DB_Bypass. U_DB46_Hardware_Kit DB46_Hardware_Kit.SchDoc.

U1-1 R5F72115D160FPV

K2L SCHEMATICS MAJOR REVISION HISTORY : I2C ADDRESS TABLE : PCB LAYER STACK-UP DETAILS : PCB MECHANICAL DETAILS : NOTES, UNLESS OTHERWISE SPECIFIED :

#1 10P/DIL NORTH #3 #3 #3 #3 #3 #3 #3 #3 R198 RES0603 RES0603 DNP DNP DNP RES0603 RES0603 RES SDI_N 3-SDO_N 3-ALERT_N 3-CS_N 3-SCLK_N 3-CONV_N

LED_POWER_STAGE1 PWM GND ADJ LED- -12V R2 RA. LED Power Stage LED_POWER_STAGE2 PWM GND ADJ LED- -12V R4 RB. LED Power Stage LED_POWER_STAGE3

SCHEMATIC AD9265 CMOS EVALUATION BOARD REV. DRAWING NO. AD9265CE01A REVISIONS DESCRIPTION JUMPER TABLE RELAY CONTROL CHART A A DE N V C L O

REVISION HISTORY DESCRIPTION INITIAL SCHEMATIC AIY REMOVED ANALOG SWITCHES CHANGED FEEDBACK

VFWD. nlvdsrxe LVDSTXE FPGA_PLL CMCLK CBCLK. SSCK ncs MOSI CODEC. Sheet 2. nlvdsrxe LVDSTXE FPGA_PLL CMCLK CBCLK. SSCK ncs MOSI CDIN CBCLK SSCK MOSI

KEIm Baseboard. PAGE DESCRIPTION 1 Block Diagram, History 2 SoM Connector. 3 LCD Connector. 4 Ethernet. 5 UART 6 Analog 7 Peripheral 8 Power

PCIextend 174 User s Manual

AML7266-H. Feature table. Block Thursday, February 12, 2009 AMLOGIC AML7266-H. Main Chip: Internal: Video: Audio: Interfaces: UART USB HOST RJ45

THE GUILD OF RAILWAY RINGERS

LED POWER STAGE1 NOT_EN LED+ PWM LED- 12V. LED Power Stage LED POWER STAGE2 NOT_EN LED+ PWM LED- 12V. LED Power Stage LED POWER STAGE3 NOT_EN LED+ PWM

Power. I/O Extensions. CPU Extensions. JADE-D Subsystem


A[0..14] A[0..15] D[0..7] A[0..15] D[0..7] D[0..7] R/W I/O Phi0 MAP R/W R/W. I/O Phi0 MAP. Phi0 MAP. ROMDIS Phi2. ROMDIS Phi2. Id: 1/

T h e C S E T I P r o j e c t

176 5 t h Fl oo r. 337 P o ly me r Ma te ri al s

ide ide.sch C1-C22 0.1uF

Day 66 Bellringer. 1. Construct a perpendicular bisector to the given lines. Page 1

Block Diagram. Level Translators USB ICSP. Ethernet PoE. Atmega 32U4. 16MHz. User button Reset 32U4. Headers. Reset. Wi-Fi Module. Leds.

DISPLAY 1 DISPLAY 2 a. a b. a f. a f. b g. c d. c d. 16 x 2 HD44780 BASED ALPHANUMERIC DISPLAY LCD 16 X 2

REFERENCE DESIGN PCIE SINGLE LANE 1000/100/10 BASE-T INTEL 82583V ETHERNET CONTROLLER

A_SYNCOUT1_P A_SYNCOUT1_N A_SYNCOUT2_P A_SYNCOUT2_N A_SYNCOUT3_P A_SYNCOUT3_N

USBF USBF.prj. Title: Section: USBF-01. B Designer: Brian Ashelin Date: COMMUNICATIONS COMMUNICATIONS ADC ADC INPUT VCA 4 PAGE 7 PAGE 1 PAGE 5 PAGE 2

0603/15p/10v L R/100MHz. 100nF/50V. 100nF/16V. 100nF/50V C105 C106 C108 C107 GND GND GND GND

[1] [1] C7 10nF. C4 10nF SCL [2] SDA [2] CS_SD PWR_PRSNT [4] INT_BTN0 [2] INT_BTN1 [2] LOADER_EN [4] [1] TXLED [1] J11 [1] RST +3V3 RST

SHT 1 OF 3 SHT 2 AND 3 ARE -A- SIZE

8V Title SCHEMATIC, 8V89317EVB REV A. Date: Friday, June 14, Power Supply. XTAL Interface. 12.8MHz TCXO/OCXO LED Status IN1 OUT1

COVER PAGE, TOP 04 ~ 05 VGA, LED, 7SEGMENT

University of British Columbia Physics & Astronomy Department Scuba2 Project 6224 Agricultural Road Vancouver BC V6T 1Z1 Canada

Sirius-Rx-232. Sirius-Tx-232. SIRIUS-Rx. STATUS Prog RC-5. SIRIUS-Rx. Prog RCA-5 DAB-SDA DAB-SCL STAYUS AM-SMETER POWER-ON POWER-ON CE-PLL

Ayuntamiento de Madrid

DNI = DO NOT INSTALL PLACE R3, R9, R47 & R49 ON THE TRACE - NO STUB R18 TO SHARE PADS W/ T5 R18 0. Date: Tuesday, March 26, 2013

D28 D28 1N4001 1N4001 R301 R375 R k. 10k R82 R82. 47k. 47k USB_IN. 20k. 20k R87 R87 +3V. C uF. C uF GND +1V8. C uF.

ADORO TE DEVOTE (Godhead Here in Hiding) te, stus bat mas, la te. in so non mor Je nunc. la in. tis. ne, su a. tum. tas: tur: tas: or: ni, ne, o:

OTG_FS_VBUS OTG_FS_N OTG_FS_P OTG_FS_ID OTG_FS_OC OTG_FS_PWR OTG_FS_VBUS OTG_FS_N OTG_FS_P OTG_FS_ID OTG_FS_OC OTG_FS_PWR OLLO_SLEEP OLLO_SLEEP

Self-Adjusting Top Trees

3.2 Modules of Fractions

VCC 21 VCC 52 AVCC PF0(ADC0) 60 PF1(ADC1) 59 PF2(ADC2) 58 PF3(ADC3) 57 PF4(ADC4/TCK) 56 PF5(ADC5/TMS) 55 PF6(ADC6/TDO) 54 PF7(ADC7/TDI) SCL TXD

CD-DET TP5_CS- LCDPWR RFPWR CHPD5 GP05 GP25 RST5 L13 D12 D11 D10 LCD_MISO LCD5_MOSI LCD5_SCK SD5_CS- LCD_MISO LCD5_MOSI LCD5_SCK SD5_CS-

Dispelling Myths. The PLEA. More Joy in Heaven! Vol. 30 No. 2. Win a class set of Morley Callaghan s. See page 8. Teachers: more joy

HF SuperPacker Pro 100W Amp Version 3

FAIR FOOD GRADE 7 STEM SUGAR RUSH! HOW YOUR BODY WILL PROCESS THAT FRIED TWINKIE

CONTENTS: REVISION HISTORY: NOTES:

Sticky News. Also our Facebook page is now live.

Reference Schematic for LAN9252-SPI/SQI+GPIO16 Mode

A Cluster-based Approach for Biological Hypothesis Testing and its Application

MARK WH-S1 SHELF 208V; 1 PHASE; 4.5 KW TMV-B FLOOR 199CFH, 2 HTRS, 2 STORAGE FLOOR - WALL HYDRANT ABV ABOVE AFF ABOVE FINISHED FLOOR

D ON MY HONOR, I WILL TRY.. AISI S E R S O DASS A B BR AM OWNI S E R S I GIRL SCOUTS! JUN SENIO IORS CAD E TTES

ALPHABET. 0Letter Practice

3 Different test points used in design: TPx - Test point pad. TPHx - Through Hole Pad Large (for standard 0.1" header). Also used on IO Matrix (IOMx)

Remote Sensing Applications for the Historic Environment

SOME FIBONACCI AND LUCAS IDENTITIES. L. CARLITZ Dyke University, Durham, North Carolina and H. H. FERNS Victoria, B. C, Canada

SCHEMATIC REV. DRAWING NO RELAY CONTROL CHART A A DE N V C L O REVISIONS

1K21 LED GR N +33V 604R VR? 1K0 -33V -33V 0R0 MUTE SWTH? JA? T1 T2 RL? +33V 100R A17 CB? 1N N RB? 2K0 QBI? OU T JE182 4K75 RB? 1N914 D?

Transcription:

ate: feb 0 Kiad... ev: V Size: Id: / Title: alatea ile: alatea.sch Sheet: / License: Y-S PowerSypply PowerSypply.sch X NK()/NK(X) 0/ PIe/S/SPI/ONI NK()/NK0(X)/TP P OUPLIN POW SUPPLY.sch 0_[0..] 0_[0..] 0_K 0_K_P 0_K_N 0_Q[0..] 0_LM 0_OT 0_ST_N 0_S_N 0_S_N 0_W_N 0_UM 0_LQS_P 0_LQS_N 0_UQS_P 0_UQS_N 0_ZQ _[0..] _[0..] _K _K_P _K_N _Q[0..] _LM _OT _ST_N _S_N _S_N _W_N _UM _LQS_P _LQS_N _UQS_P _UQS_N _ZQ PPower PPower.sch INIT_ TK TI P_PO_ P_TO HSWP P_TO P_TO TK TK TO TO Mxpansion Mxpansion.sch MTTXP MTTXN MTLKP MTLKN MTXP MTXN PIO_N_[..] PIO_P_[..] TK P_TO TO PIO_N_[..] PIO_P_[..] PIO_N_[..] PIO_P_[..] PIO_N_[..] PIO_P_[..] PIO_P_[..0] PIO_N_[..0] TI HSWP HSWP P P.sch P_M0_MP_MISO SPI MISO SPI_O_IN_MISO SPI_S_N SPI_LK SPI_MOSI_SI_N_MISO0 SPI MISO P_M INIT K _K_N _K_P _Q[0..] _LM _OT _ST_N _UM _S_N _S_N _W_N _UQS_N _UQS_P _LQS_N _LQS_P _[0..] _[0..] S_T0 S_T S_T S_T S_M S_LK USLK LK TTX TX PIO_P_[..] PIO_N_[..] PIO_N_[..] PIO_P_[..] TS P_ P_.sch 0_Q[0..] 0_[0..] 0_UQS_P 0_UQS_N 0_LQS_P 0_LQS_N 0_UM 0_LM 0_S_N 0_S_N 0_K_P 0_K_N 0_W_N 0_ST_N 0_[0..] 0_OT 0_K PI_TX0_P PI_TX0_N PI_X0_P PI_X0_N PI_LK_QO_P PI_LK_QO_N MTTXP MTTXN MTLKP MTLKN MTXP MTXN PIO_N_[..] PIO_P_[..] LK PI_PST_N HSWP PIO_N_[..] PIO_P_[..] PIO_N_[..0] PIO_P_[..0] LK_P LK_N LK_P LK_N TI TI TS TS PIe PIe.sch PI_PST_N PI_LK_QO_P PI_LK_QO_N PI_TXO_P PI_XO_P PI_XO_N PI_TX0_N SPI MISO SPI_O_IN_MISO SPI_S_N SPI_MOSI_SI_N_MISO0 SPI_LK SPI MISO P_M0_MP_MISO P_M P_PO_ S_T0 S_T S_LK S_M S_T S_T TI TO TK USLK LK LK TTX TX TS LK_N LK_P LK_P LK_N LK_N LK_P LK_P LK_N LK_N LK_P LK_P LK_N

ate: feb 0 Kiad... ev: V Size: Id: / Title: alatea ile: PowerSypply.sch Sheet: /PowerSypply/ License: Y-S V V SS P N P P SW 0 SW VST PWP U TPS L.UH.K.K.N 00K U 0K 0U 0U U V V SS P N P P SW 0 SW VST PWP U TPS L.UH.K.K 0.N 00K U 0K 0U 0U U V V SS P N P P SW 0 SW VST PWP U TPS L.UH 0.K.K.N 00K U 0K 0U 0U U.V TPV V N POO VST OVP 0 MO 0 TP V U TPS 00K U 00K 0K 0 00K.K K.U U 0 U V V L.UH 00K 0 N.K 0K 00U N VLOIN P SNS N POO 0 U TPS00 V VV 0K 0K 0.00U 0U 0U 0U 0U 0U 00K 0.U VV VV VV VV VV TPV VV VTT0 U U U V V V N VLOIN P SNS N POO 0 U TPS00 0K 0K 0.00U 0U 0 0U 0U 0 0U 0U 00K.U VV VV VTT VTT0 VTT P VI U LM0_N U U U 0U 0U 0U 0U 0 U U 00U 00U 0U 0U 0U 0U 0U 0U U 0U 0U 0U 0 0U? IOSH V V

0 0 ate: feb 0 Kiad... ev: V Size: Id: / Title: alatea ile:.sch Sheet: // License: Y-S Q Q Q Q Q Q VQ H N J OT K N L M N P T Q Q Q Q Q Q Q H J K S_N L 0 M N P ST_N T Q Q UM Q0 LQS LQS_N Q H S_N J S_N K W_N L M 0 N P T Q UQS_N UQS Q LM Q Q H K J K_N K 0/P L N M /_N N P /N T Q Q Q0 Q Q Q Q H J K ZQ L V M N P T Q Q Q Q Q Q H N J K K N L M N P T U MTJM 0..... VTT0 00 VV VV 00 K K K 0 0 0 VV VTT0 0_0 0_ 0_ 0_ 0_ 0_ 0_ 0_ 0_ 0_ 0_0 0_ 0_ 0_ 0_ 0_[0..] 0_0 0_ 0_ 0_[0..] 0_K 0_K_P 0_K_N 0_Q0 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q0 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q[0..] 0_LM 0_OT 0_ST_N 0_S_N 0_S_N 0_W_N 0_UM 0_LQS_P 0_LQS_N 0_UQS_P 0_UQS_N VV VTT0 0_ZQ VTT0 0 0 0 VV VTT VV Q Q Q Q Q Q VQ H N J OT K N L M N P T Q Q Q Q Q Q Q H J K S_N L 0 M N P ST_N T Q Q UM Q0 LQS LQS_N Q H S_N J S_N K W_N L M 0 N P T Q UQS_N UQS Q LM Q Q H K J K_N K 0/P L N M /_N N P /N T Q Q Q0 Q Q Q Q H J K ZQ L V M N P T Q Q Q Q Q Q H N J K K N L M N P T U MTJM..... VTT 00 VV VV 00 K 0 K K _[0..] _[0..] _K _K_P _K_N _Q0 _Q _Q _Q _Q _Q _Q _Q _Q _Q _Q0 _Q _Q _Q _Q _Q _Q[0..] _LM _OT _ST_N _S_N _S_N _W_N _UM _LQS_P _LQS_N _UQS_P _UQS_N VTT _ZQ VTT _0 0 _0 0 0 0 0 0 0 VTT VTT0 SN SN SN _0 SN WN WN 0 _0 0_ 0_0 0_ 0_ 0_ 0_ 0_ 0_ 0_0 0_ 0_ 0_ 0_ SN0 SN0 W0 SN0 SN0 W0 0_ 0_ 0_ 0_ 0_0

0 0 ate: feb 0 Kiad... ev: V Size: Id: / Title: alatea ile: PPower.sch Sheet: /PPower/ License: Y-S _ L W _0 J _ N _ U _ W _0 _ L _ V _ T _0 0 0 TK _ L W _ V POM T 0 *US P _ L *VTT T _ V _0 TO *VS U _ TI _ J _ N _ U MPS V _0 ON_ SUSPN U0 XSLX0T SUSPN HSWP ON PO SUSPN VS S.K S J N U V L VUX VUX V H U W J VUX L VUX N VUX H J K L M N P 0 J0 K0 L0 M0 N0 P0 VUX 0 V0 VUX J K L M N P VUX U J N U VUX J K L M N P VUX J K L M N P J K L M N P V VUX H J VUX K VUX M W N L W U0 XSLX0T VV VV 0 00 0 0 0 0 0 0 0 0 0 0 VV 0 0 L ON K VV.K VV PO INIT_.K VV TK TI P_TO VV VV VV VV 0 VV P_PO_ VV.K HSWP VV VV VV.K.K VTT VTT VS VV VV

ate: feb 0 Kiad... ev: V Size: Id: / Title: alatea ile: Mxpansion.sch Sheet: /Mxpansion/ License: Y-S 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 P HIOS_0PIN MTTXP MTTXN MTLKP MTLKN MTXP MTXN V VV TPV V PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_N_[..] PIO_P_[..] PIO_N_[..] PIO_P_[..] PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_N_[..] PIO_P_[..] PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_N_[..] PIO_P_[..] PIO_P_[..0] PIO_N_[..0] PIO_P_ 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 P HIOS_0PIN MTTXP MTTXN MTLKP MTLKN MTXP MTXN V VV V TK P_TO TK TK VV V V TI O X TO OM X X_TO X_TO X_TO TO X_TO P_TO JT SLTION TI O X TO OM X X_TO PIO_N_ PIO_P_ P TI H P H P

0 0 ate: feb 0 Kiad... ev: V Size: Id: / Title: alatea ile: P.sch Sheet: /P/ License: Y-S IO_LP_INIT Y IO_LP Y IO_LN U *IO_L0P_ W *IO_L0N_ Y IO_LP T *IO_LP_ V IO_LP_ Y *IO_LN_ *IO_LP_ T *IO_LN_ U *IO_LN_ W IO_LN_W V_ Y *IO_LP_ *IO_L0P_ U *IO_L0N_ V IO_LP W IO_LP_ Y *IO_LP_ T0 *IO_LN_ U0 *IO_LP_ W0 *IO_LN_ Y0 IO_LP_LK_ Y0 *IO_LP_ *IO_LN_ T *IO_LP_ V *IO_LN_ W IO_LP_LK_ Y IO_LP_LK_ T IO_LN_LK_ U IO_L0P_ W IO_L0N_ Y IO_LP MISO_ IO_LN_V_ U *IO_LP_ V *IO_LN_ W IO_L0P_LK Y IO_LN_SO IO_LN MISO_ T IO_LP_ U *IO_L0P_ W *IO_L0N_ Y IO_LP_ IO_LN_ *IO_LP_ T *IO_LN_ U *IO_LN_V_ V *IO_LN_ W IO_LP_ Y IO_LN *IO_LP_ U *IO_LP_ Y IO_LP IO_LN IO_LP_MPLK_ V *IO_LP_ W IO_LP_ Y IO_LN_ IO_LN_MPMOSI_ W *IO_LN_ Y IO_LP_ IO_LN_ IO_LP_M_ Y IO_LN_ IO_LP_ 0 IO_LN_V_ 0 IO_LP_0_IN_MISO_MISO_ 0 IO_LN_MOSI_SI MISO0_ 0 IO_LN_LK_ IO_LN_M0_MPMISO_ IO_LP_LK IO_LN_LK0 IO_L0N_LK0_USLK_ IO_LP_ IO_LN_ IO_LN_ IO_LP_ IO_LN_ IO_LN_ IO_LP IO_LN IO_LN_0_ U0 XSLX0T IO_L0P_ 0 IO_LP M_ 0 IO_LN M_ 0 IO_LP M_ 0 IO_LN M_ H0 IO_LP_M_ J0 IO_LP MLK_ K0 IO_LP_LK_MQ_ L0 IO_L0P_LK_M_ M0 IO_LP MLQS_ N0 IO_LP_LK_MUM_ P0 IO_LP_W MQ0_ 0 IO_LN_ T0 IO_LP_MQ0_ U0 IO_LN USY_ V0 IO_LP_MQ_ W0 *IO_L0P_ *IO_LP_ IO_LP MK_ IO_LP M0_ H IO_LP_LK_IY_MSN_ K IO_LP MQ_ M IO_LP_S MQ_ P IO_LP_H_MQ_ T IO_L0P_MUQS_ V IO_LP_MQ_ Y *IO_L0N_ IO_L0N_ *IO_LN_V_ IO_LN M_ IO_LN M_ IO_LN_0_M_ IO_LN M_ H IO_LN_MOT_ J IO_LN_LK_MSN_ K IO_LN_LK_MQ_ L IO_LN MQ_ M IO_LN_0_MLQSN_ N IO_LN_O MQ_ P IO_LN_L_MQ_ IO_LN_MQ_ T IO_LN_MQ_ U IO_L0N_MUQSN_ V IO_LN_MQ_ W IO_LN_MQ_ Y *IO_LP_ L *IO_LN_ N *IO_L0P_ *IO_LP_ H IO_LP_ J *IO_LN_ K *IO_LP_ M IO_L0P_ N IO_L0N_ P *IO_L0N_ *IO_LN_ H IO_LN_ J IO_LP M0_ K IO_LN M_ L IO_LP_ M *IO_LP_ P *IO_LP_ *IO_LN_ T IO_LP IO_L0P MST_ H IO_LN M_ K IO_LN_ M *IO_LN_ P *IO_LN_ T IO_LN V_ IO_LP M_ IO_L0N_0_M_ H IO_LP M0_ J IO_LP MW_ K IO_LN MLKN_ L IO_L0N_LK0_M_ M IO_LN_LK_TY_MLM_ N IO_LP_ P IO_LN_V_ *IO_LP_ T IO_LP_ U IO_LP_WK_ V U0 XSLX0T P_M0_MP_MISO SPI MISO SPI_O_IN_MISO SPI_S_N SPI_LK SPI_MOSI_SI_N_MISO0 SPI MISO P_M INIT 0 _0 _0 _K _K_N _K_P _Q[0..] _LM _OT _ST_N _UM _S_N _S_N _W_N _Q0 _Q _Q _Q _Q _Q _Q _Q _Q _Q _Q0 _Q _Q _Q _Q _Q UQS_N _UQS_P _LQS_N _LQS_P _[0..] _[0..] S_T0 S_T S_T S_T S_M S_LK PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_N_ PIO_P_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_N_ PIO_N_ PIO_N_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_[..] PIO_N_[..] PIO_N_[..] PIO_P_[..] VTT USLK LK 0 TTX TX XLK0 XLK XLK XLK0 U SM_ON U SM_ON SWITH SWITH SW SW_PUSH VTT VTT TS SM ONNTO

0 0 ate: feb 0 Kiad... ev: Size: Id: / Title: alatea ile: P_.sch Sheet: /P_/ License: Y-S IO_LN_V_ IO_LP_ IO_LN_ IO_LN_M_ IO_LN_M_ IO_LN_M_ IO_L0N_M_ H IO_LN_M_ J IO_LN_M_ K IO_LN_LK_MQ_ L IO_L0N_MQ_ M IO_LN_MLQSN_ N IO_LN_MQ_ P IO_LN_MQ_ IO_LN_MQ_ T IO_LN_MQ_ U IO_LN_MUQSN_ V IO_LN_MQ_ W IO_LN_MQ_ Y IO_LP_ IO_LP_MK_ IO_L0P_MW_ H IO_LP_M0_ K IO_L0P_MQ_ M IO_LP_MQ_ P IO_LP_MQ_ T IO_LP_MUQS_ V IO_LP_MQ_ Y IO_LP_MST_ IO_L0P_ IO_LP_M_ IO_LN_M_ H IO_LP_M0_ J IO_LN_MLKN_ K IO_LP_LK_MQ_ L IO_LP_LK_M_ M IO_LP_MLQS_ N IO_LP_LK_TY_MUM_ P IO_LP_MQ0_ *IO_LP_ T IO_LP_MQ0_ U *IO_LN_ V IO_LP_MQ_ W IO_LN_ Y IO_L0N_ *IO_LN_ *IO_LP_ H IO_LP_M0_ J IO_LP_MLK_ K IO_LN_LK0_M_ L IO_LN_LK_IY_MSN_ M IO_LN_LK_MLM_ N IO_LN_ P *IO_LN_ *IO_LN_ T *IO_LP_ U IO_LP_ W *IO_LP_ IO_LN_M_ H IO_LN_M_ K IO_LP_LK_MSN_ M IO_LP_ P *IO_LN_ T *IO_LP_ V *IO_LN_ *IO_L0P_ H IO_LP_M_ J IO_LP_M_ K IO_LN_MOT_ L IO_LP_M_ M *IO_LP_ N *IO_LP_ P *IO_LP_ T *IO_L0N_ *IO_LP_ J *IO_LP_ K IO_LP_ M *IO_LN_ N *IO_LN_ P IO_LP_ *IO_LN_ H *IO_LN_V_ K IO_LN_V_ M IO_LN_V_ P IO_L0N_ IO_L0P_ U0 XSLX0T 0_ 0_ 0_ 0_ST_N 0_ 0_K 0_ 0_ 0_ 0_0 0_ 0_W_N 0_ 0_ 0_ 0_0 0_ 0_0 0_K_N 0_K_P 0_OT 0_ 0_ 0_ 0_S_N 0_S_N 0_LM 0_UM 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q 0_Q0 0_Q 0_Q 0_Q 0_Q0 0_Q 0_Q 0_Q 0_Q 0_LQS_N 0_LQS_P 0_UQS_P 0_UQS_N 0_Q[0..] 0_[0..] 0_UQS_P 0_UQS_N 0_LQS_P 0_LQS_N 0_UM 0_LM 0_S_N 0_S_N 0_K_P 0_K_N 0_W_N 0_ST_N 0_[0..] 0_Q 0_OT 0_K IO_LN_0 IO_LP_0 IO_LN_0 IO_LP_0 IO_LP_HSWPN_0 IO_LN_V_0 IO_LN_0 IO_LP_0 IO_LP_0 IO_LN_V_0 IO_LP_0 IO_LN_0 IO_LP_0 MTTXN0_0 MTTXP0_0 IO_LN_0 MTVTTTX_0 MTXN0_0 MTXP0_0 IO_LP_0 MTTXN_0 MTTXP_0 MTVTTX_0 MTVTTL_0 IO_LN_0 IO_LP_0 MTVP0_0 MTXN_0 MTXP_0 MT_0 IO_LN_0 IO_LP_LK_0 MTLK0P_0 0 MTLK0N_0 0 MTV_0 0 MTV_ 0 IO_LN_LK_0 0 IO_LP_0 H0 IO_LN_SP_0 0 IO_LP_SP_0 0 MTLKP_0 MTLKN_0 IO_LN_LK_0 IO_LN_0 H *MTLK0P_ *MTLK0N_ MTVP_0 *MTLKP_ *MTLKN_ IO_LP_LK_0 H *MTVP0_ *MTXN0_ *MTXP0_ *MTVP_ IO_LN_V_0 IO_LP_0 H *MTTXN0_ *MTTXP0_ MTVTTX_ IO_LP_LK_0 IO_LP_0 H MTVTTTX_ *MTXN_ *MTXP_ IO_LN_LK_0 IO_LN_0 *MTTXN_ *MTTXP_ IO_LP_LK_0 IO_LN_LK_0 IO_LP_0 IO_L0N_0 IO_L0P_0 IO_LP_SP_0 IO_LN_0 IO_LN_SP_0 IO_LP_SP_0 IO_LN_SP0_0 IO_LP_0 IO_LN_SP_0 IO_LP_SP_0 IO_LN_V_0 U0 XSLX0T PI_TX0_P PI_TX0_N PI_X0_P PI_X0_N PI_LK_QO_P PI_LK_QO_N + - - + shield U ST + - - + shield U ST MTTXP MTTXN MTLKP MTLKN MTXP MTXN PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_N_[..] PIO_P_[..]. PIO_N_ PIO_N_ PIO_N_0 PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_ PIO_N_0 PIO_P_ PIO_P_ PIO_P_0 PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_ PIO_P_0 PIO_N_[..] PIO_P_[..] PIO_N_[..0] PIO_P_[..0] TPV VTT0 00 TPV TPV LK PI_PST_N 0 PIO_N_ PIO_P_ HSWP HSWP VTT0 VTT0 LK_P LK_N LK_P LK_N

ate: feb 0 Kiad... ev: V Size: Id: / Title: alatea ile: PIe.sch Sheet: /PIe/ License: Y-S PSNT# +V +V +V +V +V TK SMLK TI SMT TO +V +V TST# +V 0 V_UX 0 PST# WK# SV LK+ LK- PTP0 PTN0 PP0 PN0 PSNT# U XPI VV PI_PSNT_ PI_PSNT_ PI_PST_N PI_LK_QO_P PI_LK_QO_N PI_TXO_P PI_TX0_N PI_XO_P PI_XO_N #S 0(IO) #WP(IO) I(IO0) LK #HL/#ST(IO) V U WQVI 0 VV VV SPI MISO SPI_O_IN_MISO SPI_S_N SPI_MOSI_SI_N_MISO0 SPI_LK SPI MISO JP JUMP JP JUMP P_M0_MP_MISO P_M P_PO_ SPI_S_N SPI_MOSI_SI_N_MISO0 SPI_O_IN_MISO SPI_LK VV 0 00K 00K 00K 00K 00K S_T0 S_T S_LK S_M S_T S_T VV VV TI TO TK JT H / V U XO-H 0 K VV USLK P / V U XO-H K 0 VV LK 0 P / V U XO-H K 0 VV LK 0 P N S I V SK O SV SHIL SHIL 0 SHIL SHIL U MIO_S TX T TS VIO X I N S 0 V 0 TS US US US US0 US N US+ US- TST UT OSI OSO ST U0 TLNW Vbus - + I J US_MINI 0 VV TTX TX 0 P K VV IOSH V P VV 0 0K 0K VV 0K TS 0 / N _# V U XO-L VV K 0.0U 00 / N _# V U XO-L VV K 0.0U 00 LK_N LK_P LK_P LK_N 0 0MHz TP LOK 0MHz TP LOK 00MHz LOK 00MHz LOK 00MHz LOK SPI H QU SPI UT PIe MIO S